之、賀

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed, with this Office.

出 願 年 月 日
Date of Application:

1999年12月 2日

出 願 番 号 Application Number:

平成11年特許顯第343959号

出 顧 人 Applicant (s):

日本電気株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2000年 9月 8日

特許庁長官 Commissioner, Patent Office





特平11-343959 '

【書類名】

特許願

【整理番号】

74510187

【提出日】

平成11年12月 2日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 17/00

【発明の名称】

オブジェクト指向言語によるシステムのシミュレーショ

ン方法、装置及びそのプログラムを記録した記録媒体

【請求項の数】

10

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

笠 浩史

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

加藤 雄祐

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100108578

【弁理士】

【氏名又は名称】

高橋 韶男

【代理人】

【識別番号】

100064908

【弁理士】

【氏名又は名称】

志賀 正武

【選任した代理人】

【識別番号】 100101465

【弁理士】

【氏名又は名称】 青山 正和

特平11-343959

【選任した代理人】

【識別番号】 100108453

【弁理士】

【氏名又は名称】 村山 靖彦

【手数料の表示】

【予納台帳番号】 008707

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9709418

【プルーフの要否】 要 【書類名】

明細書

【発明の名称】

オブジェクト指向言語によるシステムのシミュレーショ

ン方法、装置及びそのプログラムを記録した記録媒体

【特許請求の範囲】

【請求項1】 複数の回路モジュールからなるシステムをソフトウェアによってシミュレーションするシミュレーション方法において、

オブジェクト指向言語を用い、

基本となる回路モジュールをクラスとして記述した複数の回路基底クラスをあらかじめライブラリとして用意しておき、

ライブラリとして用意されている回路基底クラスを継承することで、シミュレーションする回路モジュールをクラスとして記述し、

クラスとして記述した複数の回路モジュールを組み合わせることで、シミュレ ーションするシステムの記述を行う

ことを特徴とするシミュレーション方法。

【請求項2】 ライブラリに用意されている回路基底クラスを継承することで、システムをクラスとして記述する

ことを特徴とする請求項1記載のシミュレーション方法。

【請求項3】 少なくとも、クロック信号に非同期で動作する回路を含む回路の性質を有するコンポーネントクラスと、コンポーネントクラスを基本クラスとする派生クラスであって、クロックに同期して動作する回路の性質を有する同期をジュールクラスとを、回路基底クラスとして、あらかじめライブラリに用意しておく

ことを特徴とする請求項1又は2記載のシミュレーション方法。

【請求項4】 さらに、バスの性質を有するバスクラスと、バスマスタの性質を有するバスマスタクラスと、バススレーブの性質を有するバススレーブクラスとを、同期モジュールクラスの派生クラスとして記述された回路基底クラスとして、あらかじめライブラリに用意しておく

ことを特徴とする請求項3記載のシミュレーション方法。

【請求項5】 さらに、同期モジュールクラスを基本クラスとするものであ

って、バスマスタインターフェースの性質を有するバスマスタインターフェース クラスと、バススレーブインターフェースの性質を有するバススレーブインター フェースクラスとを、回路基底クラスとして、あらかじめライブラリに用意して おく

ことを特徴とする請求項4記載のシミュレーション方法。

【請求項6】 さらに、同期モジュールクラスを基本クラスとするものであって、中央処理装置の性質を有する中央処理装置クラスを、回路基底クラスとして、あらかじめライブラリに用意しておく

ことを特徴とする請求項3記載のシミュレーション方法。

【請求項7】 さらに、同期モジュールクラスを基本クラスとするものであって、バスを含む回路の1階層の性質を有する階層クラスを、回路基底クラスとして、あらかじめライブラリに用意しておく

ことを特徴とする請求項3~6のいずれか1項に記載のシミュレーション方法

【請求項8】 さらに、 バススレーブクラスを基本クラスとするものであってメモリの性質を有するメモリクラスを、回路基底クラスとして、あらかじめライブラリに用意しておく

ことを特徴とする請求項4又は5記載のシミュレーション方法。

【請求項9】 コンピュータを用い、請求項1~8のいずれか1項に記載の シミュレーション方法を実行するシミュレーション装置。

【請求項10】 請求項1~8のいずれか1項に記載のシミュレーション方法をコンピュータを用いて実行する際に用いられるプログラムを記録した電子計算機読み取り可能な記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えばSOC (System On a Chip) 等の複数の回路モジュールから 構成されている大規模なシステムをソフトウェアによってシミュレーションする 際に用いて好適なオブジェクト指向言語を用いたシステムのシミュレーション方 法並びにシミュレーション装置及びシミュレーションプログラムを記録した記録 媒体に関する。

[0002]

【従来の技術】

システムを設計するときなどに用いられる従来のソフトウェア・シミュレータ の一つにHDL(Hardware Description Language;ハードウェア記述言語)を 用いたものがある。図37は、従来のHDLにおける回路モジュール間の接続例 を示す説明図であり、(a)はHDLによる回路モデルの記述例を、そして(b)は(a)の記述例に対応する模式図を示している。HDLで記述された回路モ ジュールの入出力は、各端子によって行われる。回路モジュールの間の通信は、 信号線を端子に接続することによって行われる。例えば、図37(b)に示すよ うに、回路モジュールCの中に回路モジュールAと回路モジュールBが存在する 場合に、回路モジュールAの端子a1と回路モジュールBの端子b1を接続する には、回路モジュールCの中に信号線clを作り(図37(a)の①)、回路モ ジュールAの端子alを回路モジュールCの信号線clに接続し(②)、そして 、回路モジュールBの端子b1を回路モジュールCの信号線c1に接続すること で行われる(③)。信号線が接続されると、一方のシミュレーションモデルがそ の信号線をドライブし、他方のシミュレーションモデルがその信号値を観測する ことで、信号伝播を行うことができる。回路モジュール間を正しく通信させるに は、一方の回路モジュールの端子を他方の回路モジュールの端子に正しく接続す る必要がある。

[0003]

ここで、複数の回路モジュールからなるシステムを設計する場合に、HDL等によるソフトウェアシミュレータを用いるときの一般的な設計手順について説明する。まず、システムを複数の回路モジュールに分割する。このとき、後で結合することを考え、各回路モジュールのインターフェースの規約を定める。インターフェースの規約とは、ある回路モジュールのどの端子がどのような信号線幅を持ち、どのような役割をするかを記したものである。この規約は、複数の設計者の間で共有できるようにするため、自然言語で文書に記述されるか、口頭で伝え

られ、各回路モジュールはこの規約に従って作成される。

[0004]

すべての回路モジュールが作成されたら、各回路モジュールが互いに通信を行うように組み合わせて、HDLによってシステムを作成(記述)する。各回路モジュールが規約に従っているかどうかは、目視か、実際にシステムのシミュレーションを行って結果を観測することで行われる。シミュレーション結果が正しいことが確認されたら、このHDL記述を元に実際の回路を作成する。

[0005]

【発明が解決しようとする課題】

ところで、上記のような従来のHDL等によるソフトウェアシミュレーションは、もともと小規模な回路モジュールあるいは回路システムを検証するために開発されてきたものである。したがって、高い集積度を有するLSI(Large Scale Integration)等のSOCに適用するのには、いくつかの課題が生じてきている。

[0006]

例えば、2つの回路モジュールを接続する場合には、回路モジュール双方の端子の役割を確認する必要がある。しかしながら、従来のHDL等によるシミュレータでは、この役割を確認するための作業が自動的に行われるようにはなっていなかった。例えば、HDLでは端子の名前を自由に設定できるため、クロック、リセットなどの、ある決まった意味を持つ端子について、その名前が回路モジュール毎にばらばらになる可能性がある。その場合、端子間を信号線で接続する際には、回路モジュール毎にどの端子がどの意味を持つかを、HDL記述と、他の文書などを、人間が目視により照合して確認する必要がある。このため、複数の回路モジュールを接続してシステムを組み上げるときに、モジュール間の接続確認のために設計者に面倒な手作業を強いることとなっていた。

[0007]

また、回路モジュールを接続する場合には、各回路モジュールごとに接続先の 回路モジュールのすべての端子について記述する必要があるため、一旦記述した 接続を変更する場合等に多数箇所の記述を変更する必要があるという課題があっ た。例えばHDLでは、仮にある回路モジュールのクロック端子だけに入力を与えれば良い場合でも、その回路モジュールのすべての端子について、それらを接続するかしないかを記述する必要がある。つまり、接続先を変更する度に、接続先の回路の詳細な情報を記述しなくてはならない。このため、システムを構成する回路モジュールを入れ換える場合等に、面倒な作業が必要となっていた。

[0008]

一方、上述したような従来のHDL等によるソフトウェアシミュレーションと 異なる技術であって、複数のモジュールによるシステムの開発により適したシミュレーション方法を提供するための技術が、文献『00-VHDL Object-Oriented Extensions to VHDL』(IEEE Computer, Oct. 1995, pp. 18-26)に提案されている。この文献に記載されているシミュレーション方法は、従来のHDLにオブジェクト指向言語の特徴を組み入れた新たな言語を用い、各モジュールおよび各モジュール間の接続を記述するものである。例えば、"クラス"や"継承"といったオブジェクト指向言語の特徴を利用することで、各モジュールの記述や再利用をより容易にしようとする技術が記載されている。しかしながら、この文献には、それに記載されているシミュレーション方法あるいはモジュールの記述方法を種々の回路モジュールを複数接続した大規模なシステムに適用する場合の具体的な手法が示されていなかった。

[0009]

また、大規模なシステムのシミュレーションに、オブジェクト指向言語の1つであるC++言語を使用する方法が、文献『SOCの事前検証を実現するC++シミュレータ「ClassMate」』(電子情報通信学会、信学技報VLD98-46,1998-09)に提案されている。しかしながら、この文献に記載されているシミュレーション方法あるいはモジュールの記述方法は、オブジェクト指向言語の利点を十分に利用していなかった。そのため、各モジュールの再利用や各モジュール間の接続に関しては、HDLと同様の問題が生じていた。

[0010]

本発明は、具体的に、従来の技術にくらべ、複数モジュールによって構成されるシステムをソフトウェアによってシミュレーションする際に、システムおよび

特平11-343959 "

回路モジュールの記述ならびに各モジュール間の接続に関する記述や、システム、回路モジュールの拡張、変更等を、より容易にかつ確実に行うことができるようにするためのオブジェクト指向言語によるシステムのシミュレーション方法並びにシミュレーション装置及びシミュレーションプログラムを記録した記録媒体を提供することを目的とする。

[0011]

【課題を解決するための手段】

上記課題を解決するため、請求項1記載の発明は、複数の回路モジュールからなるシステムをソフトウェアによってシミュレーションするシミュレーション方法において、オブジェクト指向言語を用い、基本となる回路モジュールをクラスとして記述した複数の回路基底クラスをあらかじめライブラリとして用意しておき、ライブラリとして用意されている回路基底クラスを継承することで、シミュレーションする回路モジュールをクラスとして記述し、クラスとして記述した複数の回路モジュールを組み合わせることで、シミュレーションするシステムの記述を行うことを特徴としている。

[0012]

また、請求項2記載の発明は、ライブラリに用意されている回路基底クラスを 継承することで、システムをクラスとして記述することを特徴としている。また 、請求項3記載の発明は、少なくとも、クロック信号に非同期で動作する回路を 含む回路の性質を有するコンポーネントクラスと、コンポーネントクラスを基本 クラスとする派生クラスであって、クロックに同期して動作する回路の性質を有 する同期モジュールクラスとを、回路基底クラスとして、あらかじめライブラリ に用意しておくことを特徴としている。

[0013]

また、請求項4記載の発明は、さらに、バスの性質を有するバスクラスと、バスマスタの性質を有するバスマスタクラスと、バススレーブの性質を有するバススレーブクラスとを、同期モジュールクラスの派生クラスとして記述された回路 基底クラスとして、あらかじめライブラリに用意しておくことを特徴としている。また、請求項5記載の発明は、さらに、同期モジュールクラスを基本クラスと するものであって、バスマスタインターフェースの性質を有するバスマスタイン ターフェースクラスと、バススレーブインターフェースの性質を有するバススレ ーブインターフェースクラスとを、回路基底クラスとして、あらかじめライブラ リに用意しておくことを特徴としている。

[0014]

また、請求項6記載の発明は、さらに、同期モジュールクラスを基本クラスとするものであってバスマスタの性質を有するバスマスタクラスと、バスマスタクラスを基本クラスとするものであって中央処理装置の性質を有する中央処理装置クラスとを、回路基底クラスとして、あらかじめライブラリに用意しておくことを特徴としている。また、請求項7記載の発明は、さらに、同期モジュールクラスを基本クラスとするものであって、バスを含む回路の1階層の性質を有する階層クラスを、回路基底クラスとして、あらかじめライブラリに用意しておくことを特徴としている。また、請求項8記載の発明は、さらに、バススレーブクラスを基本クラスとするものであってメモリの性質を有するメモリクラスを、回路基底クラスとして、あらかじめライブラリに用意しておくことを特徴としている。

[0015]

また、請求項9記載の発明は、コンピュータを用い、請求項1~8のいずれか 1項に記載のシミュレーション方法を実行するシミュレーション装置である。ま た、請求項10記載の発明は、請求項1~8のいずれか1項に記載のシミュレー ション方法をコンピュータを用いて実行する際に用いられるプログラムを記録し た電子計算機読み取り可能な記録媒体である。

[0016]

上述したように、本発明は、システムのシミュレーションモデルを記述する方法に主要な特徴を有している。本発明では、オブジェクト指向言語を用いてシステムを記述することを特徴としている。これにより、回路モジュールが持つべき性質を、クラス・ライブラリとして用意することが可能となる。また、ユーザ(設計者)が回路モジュールを記述する際は、この性質を継承して記述することを可能としている。これらにより、(1)回路モジュールの差し替えが容易になる、回路モジュール間の接続の正しさが自動で検査される、(2)情報表示の仕組

みを共通に使用することができる、(3)シミュレーション制御の仕組みを共通 に使用することができる、(4)回路のインターフェース部の記述が十分である かどうかを自動で検査できる等の利点を得ることが可能となる。

[0017]

【発明の実施の形態】

以下、図面を参照して本発明によるシミュレーション方法の実施の形態について説明する。なお、本実施の形態においては、シミュレーションモデルをC++言語を用いて記述するものとする。ここで、C++言語およびこの説明において用いる用語の定義について説明する。

[0018]

[C++言語]

[0019]

C++は、プログラミング言語の1つで、オブジェクト指向言語に分類される。C++で用いられる用語に、クラス、メンバ関数(メソッド)、オブジェクト、継承、基本クラス、派生クラス、オーバーライド(オーバーロード)、純粋仮想関数等がある。クラスとは、ある性質を表すものである。この性質はメンバ関数などによって記述される。メンバ関数とは、クラスに対する操作を規定したものである。メンバ関数はメソッドと呼ばれることがある。一般に、クラスClassXにメンバ関数Function1という操作が許されているとき、クラスClassXはメンバ関数Function1を持つという。オブジェクトとは、クラスを具現化した実体である。例えば、上記クラスClassXを具現化してオブジェクトObjectXを得たとき、オブジェクトObjectXをクラスClassXのオブジェクトという。オブジェクトはクラスに規定された性質を持つ。例えば、図1に示すC++言語の記述例では、クラスClassAはメンバ関数Function1とFunction2を持つので(①)、ObjectAもFunction1とFunction2を持つので(②)。

[0020]

継承とは、あるクラスの性質を別のクラスに引き継ぐことを言う。具体的には、あるクラスに定義されたメンバ関数がそのまま継承されたクラスにも定義される。例えば、上記クラスClassAを継承して別のクラスClassBを作成した場合(③

)、クラスClassAはメンバ関数Function1を持つと規定されているので、ClassBはFunction1について特に規定しなくても、暗黙的にFunction1を持つことになる(④)。

[0021]

基本クラスとは、継承される側のクラスのことである。上記例では、クラスClassAはクラスClassBの基本クラスであるという(③)。派生クラスとは、継承する側のクラスのことである。上記例では、クラスClassBはクラスClassAの派生クラスであるという。派生クラスの定義は、③で示す文のように、定義する派生クラス名(クラスClassB)を予約語"class"にあとに記述し、それに続いて":(コロン)public 基本クラス名(ClassA)"と記述することで行う。ここで"public"は派生方法(基本クラスのメンバーへのアクセス方法(公開派生))を指定する予約語である。派生クラスのオブジェクトは、基本クラスのオブジェクトとして扱うことができる。例えば上記の例において、クラスClassBのオブジェクトObjectBは、クラスClassAのオブジェクトとしても扱うことができる(⑤)

[0022]

オーバーライドとは、すでに基本クラスで定義されているメンバ関数の動作を、派生クラスで再定義することをいう。例えば図1において、クラスClassAではメンバ関数Function2がどのような動作するかが定義されているが(⑥の"…"の部分(ただし群細な記述は省略))、派生クラスClassBではこの動作が好ましくないとする。このような場合、クラスClassBでメンバ関数Function2を再定義することで、メンバ関数Function2の動作を変更できる(⑦)。これを、クラスClassBでメンバ関数Function2をオーバーライドするという。クラスClassBでメンバ関数Function2をオーバーライドすれば、クラスClassBのメンバ関数Function2はクラスClassAのメンバ関数Function2と異なる動作をする。

[0023]

あるクラスが持つメンバ関数のうち、そのクラスでは関数の処理の内容が定義 されていないものを、純粋仮想関数と呼ぶ(®; "関数=0" の形式で記述)。 純粋仮想関数を持つクラスのオブジェクトを生成しようとするとコンパイル時に エラーとなる(⑨;図1の"//"はC++言語においてコメントを示す記号である。)。純粋仮想関数を持つクラスは継承とともに用いられる、派生クラス側で純粋仮想関数がオーバーライドされることを前提としている((10))。

[0024]

[前提事項]

[0025]

次に、本実施の形態を実施する際、すなわちシミュレーションを行う際に前提となる事項について説明する。通常、システムを構築する場合には、役割毎にシステムをいくつかのブロックに分ける。これらのブロックを回路モジュールと呼ぶ。ここで、各回路モジュールが他の回路モジュールとどのような通信を行うかを決める。そして、これらの回路モジュールをそれぞれ個別に設計する。すべての回路モジュールの設計が終了した後、これらの回路モジュールを組み上げ、1つのシステムにする。システムはこれらの複数の回路モジュールが通信し合うことにより動作する。このようなシステムのシミュレーションを行う手順は、以下の通りである(図2)。

[0026]

シミュレーション対象となるシステムをC++言語により記述する。

[0027]

(A) 各回路モジュールのクラスを宣言する(図2の①)。図2の例では、ユーザ作成クラスとして、CPUクラス101、バスマスタインターフェースクラス102、バスクラス103を作成している。

[0028]

(B)システム全体のシミュレーションモデル(システム記述104)を作成する(②)。まず、システムに含まれる各回路クラスのオブジェクトを作成する(③)。次に、各回路オブジェクト間を接続し、回路オブジェクト間の通信を記述することで、システム全体のシミュレーションモデルを記述する(④)。回路オブジェクト間の接続は、一方の回路オブジェクトAのポインタを他方の回路オブジェクトBに渡すことにより行う。また、回路オブジェクト間の通信は、例えば、一方の回路オブジェクトAの関数を他方の回路オブジェクトBから実行するこ

とにより行う(図3参照)。図3は、オブジェクトObjectBがオブジェクトObjectAから引数iで示されるデータを取り込む(GetData)場合のC++言語による 記述例(a)とその模式図(b)を示している。

[0029]

(C) 次に、回路の情報表示部を組み込む。シミュレーションによる事前検証の段階では、例えばCPUやバスがどのような動作をしているかを知る必要がある。例えば、現在CPUはソフトウェアのどの部分を実行しているか、CPU上で動いているソフトウェアの各変数はどのような値になっているか、バスの占有率はどれくらいか、バスをどのマスタが使用しているか、などである。これらの情報を表示する処理を行う記述もシステムの記述に付加する。図2では、あらかじめライブラリにとして用意しておいたCPUの情報を表示するための記述を、CPU情報表示部105として、また、バスの情報を表示するための記述を、バス情報表示部106として、それぞれ、必要箇所に、また必要な変更を加えて、システム記述104に取り込むこととしている。

[0030]

2. シミュレーション制御部を組み込む。

[0031]

シミュレーション実行中はユーザの指示に応じて、システムをリセットしたり動作させたりする必要がある。そこで、ユーザの指示に応じてシステムの制御を行う機構(シミュレーション制御部107)をシステムの記述104に付加することでシミュレータソース108を完成させる。

[0032]

3. 項目2. で記述したシミュレーションモデル(シミュレータソース108) をC++コンパイラ109でコンパイルして、シミュレータの実行形式(シミュレータ110)を得る。

[0033]

4. シミュレータ110を実行することにより、シミュレーションを行う。

[0034]

シミュレーションによりシステムの動作が正しいことが確認されたら、このC

++記述を元に実際の回路を作成する。

[0035]

[本発明による実施の形態の具体的構成]

[0036]

本実施の形態で用いるクラスについて説明する。本実施の形態では、図4のようなクラスを、クラス・ライブラリとして用意する。本実施の形態では、図4に示すように、回路全般に共通する性質を有するクラスCmComponent (コンポーネントクラス)、クロックに同期して動作する回路の性質を有するクラスCmSyncModule (同期モジュールクラス)、バスマスタのメイン部の性質を有するクラスCmBusMaster (バスマスタクラス)、バススレーブのメイン部の性質を有するクラスCmBusSlave (バススレーブクラス)、バスマスタインターフェースの性質を有するクラスCmBusSlave (バススレーブクラス)、バスマスタインターフェースの性質を有するクラスCmBusSlvIntf (バススレーブ・インターフェースの性質を有するクラスCmBusSlvIntf (バススレーブ・インターフェースクラス)、バスの性質を有するクラスCmBusSystem (バスクラス)、CPUの性質を有するクラスCmCpu (CPUクラス)、メモリの性質を有するクラスCmMemory (メモリクラス)、そして、バスを含む回路の1階層の性質を有するクラスCmMemory (メモリクラス)を定義することとする。

[0037]

本発明においては、あらかじめライブラリとして用意するこれらのクラスを、回路基底クラスと呼ぶ。これらのクラスの間には、図5に示す継承関係がある。すなわち、図5においては、クラスCmSyncModule (202) がクラスCmComponent (201)を継承し、それ以外の各クラス (クラスCmBusMaster (203)、クラスCmBusSlave (204)、クラスCmBusMstIntf (205)、クラスCmBusSlvIntf (206)、クラスCmBusSystem (207)、クラスCmHier (208))が、クラスCmSyncModule (202)を継承するように定義されている。なお、図5では、各クラスの継承関係とともに、各クラスが持つ主なメンバ関数の一覧を示しているが、メンバ関数の詳細については後述する。また、図5に示していないクラスCmCpu (クラス・CPU) は、クラスCmBusMaster (203)を継承し、クラスCmMemory (クラス・メモリ)は、クラスCmBusMaster (204)を継承するよう

に定義されていることとする。

[0038]

最初にシステムを回路モジュールに分割する段階では、各回路モジュールのシステムにおける役割はすでに決まっているはずである。そこで、システムの各回路モジュールに対応する回路クラスを記述する際は、回路の役割に合った回路基底クラスをクラスライブラリの中から選択して継承することにより、回路モジュールのクラスを回路基底クラスの派生クラス(実回路クラスあるいはユーザ作成クラス)として定義する。そして、それぞれの関数をオーバーライドすることにより、所望の動作をする回路クラスを実現する。

[0039]

例えば、実回路クラスの例としては、図6のようなクラスが挙げられる。すなわち、PCI (Peripheral Component Interconnect) バスをモデル化する際に用いられる3つのクラスのなかで、クラスCmBusMstIntfを回路基底クラスとするクラスCmPciBusMstIntf、クラスCmBusSlvIntfを回路基底クラスとするクラスCmPciBusMstIntfおよびクラスCmBusSystemを回路基底クラスとするクラスCmPciBusMstIntf、V850 (商標) CPUをモデル化する際に用いられるクラスCmCpuを回路基底クラスとするクラスCmV850などが一例として挙げられる。

[0040]

システムに含まれる各回路クラスを作成した後は、これらを含むシステムを1つのクラスとして記述する。このシステムのクラスには、上で作成した各回路クラスのオブジェクトが含まれる。また回路情報表示部もシステムのクラスに組み込む。このシステムのクラスも各回路クラスと同様に、システムの性質に合った回路基底クラスをクラスライブラリの中から選んで、継承する。

[0041]

上記本発明に基づくシミュレーションの方式は、以下のようになる。図7に一例を示す。

[0042]

1. シミュレーション対象となるシステムをC++言語により記述する。

[0043]

(A')各回路モジュールのクラスを宣言(作成)する。ここで、各回路モジュールのクラスは、あらかじめ作成しておいた複数の回路基底クラスからなるクラスライブラリ300の中からそれぞれに適した回路基底クラスを継承することによって宣言する。図7の例では、ユーザ作成CPUクラス101をCPU回路基底クラス(クラスCmCpu)301を継承することで宣言し、ユーザ作成バスマスタインターフェースクラス102をバスマスタインターフェース回路基底クラス(クラスCmBusMstIntf)302を継承することで宣言し、そして、ユーザ作成バスクラス103をバス回路基底クラス(クラスCmBusSystem)303を継承することで宣言している。

[0044]

(B') 次に、システムのクラスを作成する。ここで、システムのクラスも、クラスライブラリ300の中からそれに適した回路基底クラスを継承することによって作成する。図7の例では、同期回路回路基底クラス(クラスCmSyncModule)304を継承することで作成している(図7の②')。

[0045]

(C') 次に、回路の情報表示部(CPU表示部105およびバス情報表示部106)を組み込む。

[0046]

なお、上記各手順(A'),(B'),(C')は、クラスライブラリ300 に定義されている回路基底クラスを継承することで各回路モジュールを示すクラ スおよび複数の回路モジュールからなるシステムのクラスを作成する点を除いて 、基本的な内容は、図2を参照して上記[前提事項]の欄で述べた手順(A), (B),(C)と同様である。また、図7では、図2に示すものに対応する構成 に、同一の符号を付けている。

[0047]

2. 次に、シミュレーション制御部107を組み込み、シミュレータソース10 8を作成する。

[0048]

3. 項目2. の記述をC++コンパイラ109でコンパイルして、シミュレータ

の実行形式110を得る。

[0049]

4. これを実行することにより、シミュレーションを行う。

[0050]

本実施の形態では、システムが回路基底クラスを継承していることにより、システムも所定の回路モジュールの性質を持つ。したがって、あるシステムを、別のシステムに含まれる回路モジュールとして用いることが可能になる。つまり、階層的にシステムを記述することが可能である。階層的にシステムを記述した場合についても本発明の効果が得られる。

[0051]

[回路基底クラス詳細]

[0052]

次に、図4に示す回路基底クラスについて詳細に説明する。

[0053]

(1) CmComponentクラスは、以下の関数を持ち、クロックを持たない組合せ回路を記述する際に用いられる。

[0054]

・Reset関数を持つ。これは回路の非同期リセットに用いられる。

[0055]

・GetPinValue関数を持つ。これは他の回路Xからこの回路Yの端子の信号値を 読み取る際に、回路Xによって実行される。

[0056]

・SetPinValue関数を持つ。これは他の回路Xからこの回路Yの端子に信号を印加する際に、回路Xによって実行される。

[0057]

Reset関数は、純粋仮想関数である。よって、この関数はCmComponentを継承したクラスで処理の内容を定義しなくてはならない。また、本実施の形態では、各回路間で端子を介して行う通信のほかに、バスを介しての通信を行うことができるようになっている。このバスを介して通信を行う場合については、CmBusMaste

rクラスやCmBusSlaveクラスを用いて高速にシミュレーションを行うようにする 。したがって、バスを介しない通信は上記GetPinValue関数とSetPinValue関数を 用いて記述することになる。

[0058]

(2) CmSyncModuleクラスは、以下の関数を持ち、クロックを持つ順序回路を記述する際に用いられる。

[0059]

・Reset関数、GetPinValue関数、SetPinValue関数を持つ。これらの意味はクラスCmComponentに同じである。

[0060]

・OneStep関数を持つ。これは回路を1ステップ動作させるために用いられる。OneStep関数は、純粋仮想関数である。よって、この関数はCmSyncModuleを継承したクラスで処理の内容を定義しなくてはならない。

[0061]

(3) CmBusMasterクラスは、以下の関数を持ち、バスマスタのメイン部を記述するときに使用される。ここでバスマスタとは、バスを能動的に駆動する回路モジュールを記述するときに使用される。また下記説明文中で参照されるバスマスタインターフェースとは、バスの差違を吸収するためにバスとバスマスタの間に挿入される回路モジュールである。

[0062]

・Reset関数、GetPinValue関数、SetPinValue関数、OneStep関数を持つ。これらの意味はクラスCmSyncModuleに同じである。

[0063]

・ReadBusMaster関数を持つ。これはこのオブジェクトからバスへ値を読み出す

[0064]

・WriteBusMaster関数を持つ。これはこのオブジェクトへバスから来た値を書き 込む。

[0065]

・ConnectBusMstIntf関数を持つ。これはバスマスタインターフェースを接続するために用いられる。

[0066]

ReadBusMaster関数、WriteBusMaster関数等は、純粋仮想関数である。よって、これらの関数はクラスCmBusMasterを継承したクラスで処理の内容を定義しなくてはならない。

[0067]

(4) CmBusSlaveクラスは、以下の関数を持ち、バススレーブのメイン部を記述するときに使用される。ここでバススレーブとは、バスから受動的にデータを受け取る回路モジュールである。また下記説明文中で、バススレーブインターフェースとは、バスの差違を吸収するためにバスとバススレーブの間に挿入される回路モジュールである。

[0068]

・Reset関数、GetPinValue関数、SetPinValue関数、OneStep関数を持つ。これらの意味はクラスCmSyncModuleに同じである。

[0069]

・ReadBusSlave関数を持つ。これは、このオブジェクトからバスへ値を読み出す

[0070]

・WriteBusSlave関数を持つ。これは、このオブジェクトへバスから来た値を書き込む。

[0071]

・ConnectBusSlvIntf関数を持つ。これはバススレーブインターフェースを接続するために用いられる。

[0072]

ReadBusSlave関数、WriteBusSlave関数等は、純粋仮想関数である。よって、これらの関数はクラスCmBusSlaveを継承したクラスで処理の内容を定義しなくてはならない。

[0073]

(5) CmBusMstIntfクラスは、以下の関数を持ち、バスマスタインターフェースを作成する際に使用される。ここで、バスマスタインターフェースとは、バスを能動的に駆動する際の、バスの差違を吸収する回路モジュールである。

[0074]

・Reset関数、GetPinValue関数、SetPinValue関数、OneStep関数を持つ。これらの意味はクラスCmSyncModuleに同じである。

[0075]

・IsBusReq関数を持つ。これは、このバスマスタインターフェースがバスの使用 を要求しているかどうかを戻す。

[0076]

・AssertBusGnt関数を持つ。これは、外部の回路(通常アービタ)からこのバスマスタインターフェースに対し、バスの使用を許可することを通知する。

[0077]

・DiassertBusGnt関数を持つ。これは、外部の回路(通常アービタ)からこのバスマスタインターフェースに対し、バスを使用を許可しないことを通知する。

[0078]

・AppendWriteData関数、StartWrite関数、IsWriteEnd関数、AppendReadAddress 関数、StartRead関数、IsReadEnd関数、GetReadData関数を持つ。これらはクラ スCmBusMasterオブジェクトからクラスCmBusSystemオブジェクトを制御するため に使用される。

[0079]

AppendWriteData関数は、データを書き込むべきバススレーブのアドレス、書き込むべきデータ、書き込むべきデータのバイト数を当該クラス内の所定の変数領域(バッファ)に書き込む関数である。StartWrite関数は、バスへのデータ等の書き込み動作を開始する関数である。IsWriteEnd関数は、バスへのデータ等の書き込み動作が終了したか否かの結果を戻す関数である。AppendReadAddress関数は、データを読み出すべきバススレーブのアドレス、読み出すデータのバイト数を上記バッファに書き込む関数である。StartRead関数は、バスからのデータの読み出し動作を開始する関数である。IsReadEnd関数は、バスからのデータの

読み出し動作が終了したか否かの結果を戻す関数である。GetReadData関数は、バススレーブから上記バッファに読み出したデータをそのバッファから取り出す関数である。

[0080]

(6) CmBusSlvIntfクラスは、以下の関数を持ち、バスから受動的にデータを受け取る際の、バスの差違を吸収する回路モジュールを記述するために使用される

[0081]

・Reset関数、GetPinValue関数、SetPinValue関数、OneStep関数を持つ。これらの意味はクラスCmSyncModuleに同じである。

[0082]

・IsBusReq関数を持つ。これは、このバススレーブインターフェースがバスの使用を要求しているかどうかを戻す。

[0083]

・AssertBusGnt関数を持つ。これは、外部の回路(通常アービタ)からこのバススレーブインターフェースに対し、バスの使用を許可することを通知する。

[0084]

・DiassertBusGnt関数を持つ。これは、外部の回路(通常アービタ)からこのバススレーブインターフェースに対し、バスを使用を許可しないことを通知する。

[0085]

・AppendWriteData関数、StartWrite関数、IsWriteEnd関数、AppendReadAddress 関数、StartRead関数、IsReadEnd関数、GetReadData関数を持つ。クラスCmBusSy stemの派生クラスからクラスCmBusSlvIntfへ値を読み書きするために使用される 。読み書きの対象が異なることを除いて、これらの関数における基本的な機能は クラスCmBusMstIntfの場合と同様である。

[0086]

(7) CmBusSystemクラスは、以下の関数を持ち、データをマスタからスレーブ に伝達する回路モジュールを記述するときに使用される。

[0087]

・Reset関数、GetPinValue関数、SetPinValue関数、OneStep関数を持つ。これらの意味はクラスCmSyncModuleに同じである。

[0088]

・ConnectBusMstIntf関数を持つ。これはクラスCmBusMstIntfの派生クラスをこのオブジェクトに接続する。

[0089]

・ConnectBusSlvIntf関数を持つ。これはクラスCmBusSlvIntfの派生クラスをこのオブジェクトに接続する。

[0090]

・SetUserReadMap関数を持つ。これは、このバスのバスリードマップを指定する際に使用される。バスリードマップとは、バスを介して回路モジュールから値を読み出すときに使われるアドレスマップである。バスリードマップはCmHierクラスのUserReadMap関数として記述される。

[0091]

・SetUserWriteMap関数を持つ。これは、このバスのバスライトマップを指定する際に使用される。バスライトマップとは、バスを介して回路モジュールへ値を書き込むときに使われるアドレスマップである。バスライトマップはCmHierクラスのUserWriteMap関数として記述される。

[0092]

・SetUserArbitor関数を持つ。これは、このバスのアービタを指定する際に使用 される。アービタとは、バスの使用権を調停する回路である。この回路はCmHier クラスのUserArbitor関数として記述される。

[0093]

・ReadMap関数を持つ。これは、このバスを介して回路モジュールから情報を取り出す。

[0094]

・WriteMap関数を持つ。これは、このバスを介して回路モジュールへ情報を書き 込む。

[0095]

(8) CmCpuクラスは、クラスCmBusMasterを継承しており、以下の関数を持ち、 CPUを記述するときに使用される。

[0096]

・Reset関数、GetPinValue関数、SetPinValue関数、OneStep関数、ConnectBusMs tIntf関数を持つ。これらの意味はクラスCmSyncModuleに同じである。

[0097]

・ConnectBusMstIntf関数を持つ。これはバスマスタインタフェースを接続する ために用いられる。

[0098]

・GetPc関数を持つ。これは現在のプログラムカウンタの値を戻す。

[0099]

・GetReg関数を持つ。これは指定されたレジスタの値を戻す。

[0100]

·SetReg関数を持つ。これは指定されたレジスタの値を戻す。

[0101]

・GetData関数を持つ。これは指定されたアドレスに格納されたデータを戻す。

[0102]

・SetData関数を持つ。これは指定されたアドレスのデータを上書きする。

[0103]

以上のように、CPUをモデルとする回路基底クラスCmCpuにおいては、バスマスタをモデルとする回路基底クラスCmBusMasterを継承することで、クラスCmBusMasterで定義される関数を持つほか、GetPc関数、GetReg関数、SetReg関数、GetData関数、およびSetData関数を持つことによって、プログラム実行時における各レジスタやプログラムカウンタの情報を取り出してCPU情報表示部によって表示すること等が可能となる。

[0104]

(9)CmMemoryクラスは、クラスCmBusSlaveを継承しており、以下の関数を持ち 、メモリを記述するときに使用される。

[0105]

・Reset関数、GetPinValue関数、SetPinValue関数、OneStep関数、ConnectBusSlvIntf関数を持つ。これらの意味はクラスCmBusSlaveに同じである。

[0106]

・GetData関数を持つ。これは指定されたアドレスに格納されたデータを戻す。

[0107]

・SetData関数を持つ。これは指定されたアドレスのデータを上書きする。

[0108]

(10) CmHierクラスは、クラスCmSyncModuleを継承しており、以下の関数を持ち、バスを含むシステムを記述するときに使用される。

[0109]

・Reset関数、GetPinValue関数、SetPinValue関数、OneStep関数を持つ。これらの意味はCmBusSlaveに同じである。

[0110]

・UserReadMap関数を持つ。これは、このシステムに含まれるバスのバスリードマップを記述する際に使用される。ここで記述されたバスリードマップはCmBusSystemクラスのSetUserReadMap関数により、バスに登録される。

[0111]

・UserWriteMap関数を持つ。これは、このシステムに含まれるバスのバスライトマップを記述する際に使用される。ここで記述されたバスライトマップはCmBusSystemクラスのSetUserWriteMap関数により、バスに登録される。

[0112]

・UserArbitor関数を持つ。これは、このシステムに含まれるバスのアービタを 記述する際に使用される。ここで記述されたアービタはCmBusSystemクラスのSet UserArbitor関数により、バスに登録される。

[0113]

次に、本実施の形態においてバスを介してデータを伝送する場合のシステムの 記述例について説明する。ここで、システムの記述例を説明する前に上述したア ドレスマップとアービタについて簡単に説明する。

[0114]

アドレスマップとは、どのアドレスに対してどの回路が割り当てられているのかを示した表である。アービタとは、複数のバスマスタがバスを使用したいと要求したときに、どのバスマスタに使用権を与えるかを調停する回路である。これらは、一般に良く知られているものである。

[0115]

まず、アドレスマップについて説明する。バスにはたくさんの回路が接続されている。そのため、バスにただデータを流しただけでは、どの回路に対する指示なのかを判断することができない。そこで、回路を指定するためにアドレスを用いている。バスには、データとアドレスが必ず対にして流される。また、アドレスがどのような値のときはデータをどの回路に渡すかということを決めておく。このアドレスと回路の対応関係がアドレスマップである。

[0116]

バスにデータとアドレスを対にして流すことは、本実施の形態においては、クラスCmHierのUserReadMap関数およびUserWriteMap関数にデータとアドレスを対にして渡すことに対応している。アドレスマップは、本実施の形態においては、UserReadMap関数およびUserWriteMap関数内に、渡されたアドレスに対応する回路を判断し、その回路に対してデータを渡す、という処理を書くことに対応している。

[0117]

一方、アービタは、2つ以上のバスマスタがバスに接続されているときに必要になる。バスはただの信号線に信号を流すだけの仕組みである。よって、2つ以上のバスマスタが同時にバスに信号を流すと、2つの信号が1つの信号線で衝突することになる。よって、正しい値を目的の回路モジュールに伝えることができなくなる。これを避けるため、アービタというものが使われている。一般的に、アービタを使うときは、バスマスタがバスに信号を流す前に、必ずアービタにバスの使用を要求することになる。アービタは各バスマスタのから要求を見て、どれか一つのバスマスタにだけバスの使用を許可する。バスマスタはバス使用許可が来てはじめて、バスを使用できるようになる。

[0118]

本実施の形態では、バスマスタを、バスマスタとバスマスタインターフェース に分割して構成している。したがって、バスの使用要求/許可はアービタとバス マスタインターフェースの間で行われる。

[0119]

以下、図8〜図13を参照して、バスを介したデータの通信例について説明する。図8は、この例で用いるシステムABCの構成を示すブロック図であり、図9〜図13は、C++言語によるシステムの記述例を示す一連のリストであって、図9〜図13の順に連続している。

[0120]

図8に示すように、この例では、システムABCを、PCIバス401を介して、2つのCPU(CPU1(402)、CPU2(403))と、タイマ1(404)と、カウンタ1(405)とから構成している。CPU1(402)、CPU2(403)、タイマ1(404)、およびカウンタ1(405)にはそれぞれPCIバス401とのインタフェースとなるインタフェース402a、403a、404a、および405aを設けている。なお、システムの記述例を説明する際には、図8のシステムABCに、図示していない他の回路が複数接続されているものとしてそれらの回路に関する記述の記述位置についても説明する。

[0121]

システム記述においては、まず、図9に示すように、システムABCに対応するオブジェクトABCをクラスCmHierを継承するものとして宣言している(図9の①)。次に、図8のPCIバス(401)に対応するPCIバスを、システムABCの中にユーザ作成クラス(実回路クラス)CmPciBusSystem(回路基底クラスはクラスCmBusSystemであるとする。)として作成する(図9の②)。次に、図8のCPU1(402)、CPU2(403)に対応するものとして、システムABCの中にオブジェクトCpu1、Cpu2というクラスCmCpuによる2つのCPUを作成する(図9の③)。また、オブジェクトCpu1、Cpu2はバスマスタなので、システムABCの中に、バスマスタとしてのオブジェクトCpu1、Cpu2はバスマスタなので、システムABCの中に、バスマスタとしてのオブジェクトCpu1、Cpu2をバスに繋ぐためのバスマスタインターフェースオブジェクトCpu1BusMstIntf、Cpu2BusMstIntfを作成する(図9の④;図8のインターフェース402a、403aに対応)。このと

き、バスマスタインターフェースCpulBusMstIntf, Cpu2BusMstIntfは、ユーザ作成クラスでCmPciBusMstIntf(クラスCmPciBusMstIntfの回路基底クラスはクラスCmBusMstIntfであるとする。) によって作成される。

[0122]

次に、システムABCの中にタイマ1 (404)に対応するTimerlという回路を作成する (図9の⑤)。また、オブジェクトTimerlはバススレーブなので、システムABCの中に、オブジェクトTimerlをバスに繋ぐためのバススレーブインターフェース (図8のインターフェース404aに対応)を作成する (図9の⑥)。次に、システムABCの中にカウンタ1 (405)に対応するCounterlという回路を作成する (図9の⑦)。また、オブジェクトCounterlはバススレーブなので、システムABCの中に、オブジェクトCounterlをバスに繋ぐためのバススレーブインターフェース (図8のインターフェース405aに対応)を作成する。ここで、オブジェクトTimerlは、ユーザ作成クラスCmTimerlに基づくものとして、オブジェクトCounterlは、ユーザ作成クラスCmCounterlに基づくものとして作成されるが、ユーザ作成クラスCmTimerl、ともにクラスCmBusSlaveの派生クラスであるとする。また、それそれのバススレーブインターフェースオブジェクトTimerlBusSlvIntf、CounterlBusSlvIntfは、ともにクラスCmBusSlvIntfの派生クラスCmPciBusSlvIntfに基づいて宣言されている。

[0123]

また、他のモジュールについての記述は図9の⑨の位置に記述する。

[0124]

次に、UserBusReadMap関数について記述する(図10の①)。UserBusReadMap関数では、バスリードマップを記述する。戻り値は、RDATAという構造体である。RDATA.Statusは、0なら読みだし成功、1なら読みだし失敗を意味する。RDATA.Dataは、読みだし成功のときだけ、読み出した値を戻す。また、ULONGは32bitの信号値を意味する。UserBusReadMap関数は、アドレスaddressの値を元に、値を読み出す回路を決めて、その回路のバススレーブインターフェースの読みだし関数を実行する。まず、戻り値を持つ変数vを構造体RDATAとして定義する(図10の②)。

[0125]

次に、アドレス100から200までは、回路(オブジェクト)Timer1から値を読み 出すことに設定するための判定式を記述する(図10の③)。判定式が真の場合 に実行されるものとして、オブジェクトTimer1BusSlvIntfに対してAppendReadAd dress関数を0,address-100,byte_countの組を引数として実行することによっ て、読み出すアドレスとバイト数を指定する(図10の④)。次に、オブジェク トTimer1BusSlvIntfに対してStartRead関数を実行して、値を読み出している(図10の⑤)。次に、IsReadEnd関数によって、読み出しが成功したかどうかを 調べ(図10の⑥)、読みだしが成功した場合には、v.Statusを0に設定して(図10の⑦)、オブジェクトTimer1BusSlvIntfに対してGetReadData関数を実行 することで、読み出した値を取り出し、v.Dataに設定している(図10の⑧)。 一方、読み出しが失敗した場合には、v.Statusに1を設定して復帰するようにし ている(図10の⑨)。ここでAppendReadAddress関数、StartRead関数、IsRead End関数およびGetReadData関数を実行する場合には、第1引数には0を指定して 、これらの関数の実行が通常の転送方法によるものであることを通知する。この 第1引数は、後述するマスタとスレーブを入れ替えた転送方式(Split転送)と 、通常の転送方法とを区別するために用意されている。

[0126]

また、回路Counter1に対しては、読み出しアドレスを200から300までとして、 回路Timer1のときと同様の記述を行う(図100の(10)~(11))。さらに、他の回 路に関して同様に記述する(図100(12))。

[0127]

次に、UserBusWriteMap関数によって、バスライトマップを記述する(図11の①)。戻り値は、int(整数)であり、0なら書き込み成功、1なら書き込み失敗を意味することとする。また、引数addressとdataは、ともにULONG (32bit)の信号値である。

[0128]

ここでは、アドレスaddressの値を元に、値を書き込む回路を決めて、その回路のバススレーブインターフェースの書き込み関数を実行する(図11の②~)

。まず、アドレス100から200までは、回路Timer1へ値を書き込むことにする(図 1 1 の③)。オブジェクトTimer1BusSlvIntfに対してAppendWriteData関数を0, (address-100), data, byte_countの組を引数として実行し、書き込む情報を指定する(図 1 1 の④)。次に、StartWrite関数を実行して値を書き込む(図 1 1 の⑤)。次に、回路Timer1に対してIsWriteEnd関数を実行することで、書き込みが成功したかどうかを調べる(図 1 1 の⑥)。書き込みが成功した場合には、戻り値を 0 にし、書き込みが失敗した場合には、戻り値を 1 にして復帰する。ここでAppendWriteData関数、StartWrite関数、およびIsWriteEnd関数を実行する場合には、上述したAppendReadAddress関数などを実行する場合と同様に、第1引数には 0 を指定して、これらの関数の実行が通常の転送方法によるものであることを通知する。

[0129]

次に、回路Counter1について記述する。回路Counter1については、アドレス250から350までとして、回路Timer1のときと同様に記述する(図11の9~(10))。また、他の回路についても同様に記載する(図11の(11))。

[0130]

次に、関数UserArbitorおいてアービタに関する動作を記述する(図12の①)。関数UserArbitorの戻り値はvoid(なし)である。なお、バス使用許可はバスマスタインターフェースに直に与えることとする。まず、オブジェクトCpu1BusMstIntfおよびオブジェクトCpu2BusMstIntfに対してIsBusReq関数を実行し、バス使用要求をバスマスタインターフェースから直に取り出す(図12の②)。次に、ここではオブジェクトCpu1がオブジェクトCpu2よりも優先するとして、判定を行い(図12の③)、Cpu1がバスを要求していたら、Cpu2がバスを要求しているかどうかに関わらず、Cpu1にバスを使用させる。すなわち、オブジェクトCpu1BusMstIntfに対してAssertBusGnt関数を実行し、続いてオブジェクトCpu2BusMstIntfに対してDiassertBusGnt関数を実行して、Cpu1を使用可、Cpu2を使用不可とする(図12の④)。

[0131]

一方、オブジェクトCpulがバスを使用していない場合で、かつ、オブジェクト

Cpu2がバスを使用しようとしているときに(図12の⑤)、Cpu1を使用不可にして、Cpu2を使用可とする(図12の⑥)。また、両者から使用要求が出されていない場合には、両者を使用不可に設定する(図12の⑦)。

[0132]

次に、システムABCの接続および動作を関数ABC(void)内に記述する(図13の①)。関数ABC(void)は、C++言語の仕様によって、システムABCのオブジェクトを作る時に呼ばれる関数(コンストラクタ;クラス名と同一名称の関数)である。まず、各回路と各バスインターフェースを、ConnectBusMstIntf関数またはConnectBusSlvIntf関数によって接続するとともに、各バスインターフェースとPCIバスとをConnectBusMstIntf関数によって接続する(図13の②)。このとき、各回路のバスインターフェースオブジェクトのアドレスを引数とすることによって、PCIバスと各回路が接続される。また、他の回路についても同様に記述する(図13の③)。

[0133]

次に、オブジェクトPciBusSystemに対してSetUserReadMapおよびSetUserWrite Map関数を実行することで、アドレスマップを指定する(図13の④)。この関数を実行することによって、上述したアドレスマップが、オブジェクトPciBusSystemに登録されることになる。このことで、PciBusSystemは、上述したアドレスマップを使用できるようになる。

[0134]

次に関数OneStepによって、システムABCが1単位時間にどのような動作をするかを記述する(図13の⑤)。システムABCは、システムのそれぞれの構成要素が勝手に動くことによって動作する。したがって、システムABCの階層ですることと言えば、それぞれのシステムの構成要素を1単位時間動作させることだけである(図13の⑥(コメント文))。まず、PCIバスPciBusSystemに対して、OneStep関数を実行する(図12の⑦)。バスは信号線なので、本来はクロックは必要ないが、デバグ機能として、クロックに同期して情報を取り出せるようにするため、クロックを与えている。次に、各オブジェクトCpu1BusMstIntf, Cpu2BusMstIntf, Timer1BusSlvIntf, Counter1BusSlvIntf, Cpu1, Cpu2, Timer1, Coun

[0135]

以上の記述によってシステムABCのシステム記述が完成する。本実施の形態では、この例のように、各モジュール間を接続するバスを、バスシステムと、バスマスタ・インターフェースまたはバススレーブ・インターフェースとに分割して記述するとともに、各オブジェクト(回路モジュール)をあらかじめ定めた継承関係に基づいて記述することで、システムにおける各オブジェクト間の接続インターフェースを統一化された形態で記述することができる。

[0136]

[回路基底クラスのヘッダファイル]

[0137]

次に、上述した各回路基底クラスのうちの主なもののヘッダファイルについて図14~図23を参照して説明する。なお、各図においては、符号"//"を付したコメント行によって各記述の詳細な説明を行っている。なお、記述中"virtual void Reset(void) = 0;"(例えば図14)のように、"virtual"と"=0"を付加した関数は、純粋仮想関数であり、そのクラスを継承するクラスにおいてその関数の定義が必ず必要であることを示している。また、各図では、理解をしやすくするため、各関数の詳細な記述を省略してコメント行のみとしている。各図の内容は次の通りである。

[0138]

図14は、クラスCmComponentを定義する記述である。クラスCmComponentでは、Reset関数を純粋仮想関数として定義している。図15は、クラスCmComponentの派生クラスであるクラスCmSyncModuleを定義する記述である。クラスCmComponentでは、OneStep関数を純粋仮想関数として定義している。なお、クラスCmSyncModuleは、クラスCmComponentの派生クラスであり、またクラスCmComponent内の関数のオーバーライドを行っていないので、クラスCmComponentの関数についての定義はそのまま取り込まれることになる。

[0139]

図16は、クラスCmSyncModuleの派生クラスであるクラスCmBusMasterを定義 する記述を示している。図17は、クラスCmSyncModuleの派生クラスであるクラ スCmBusSlaveを定義する記述を示している。図18および図19は、クラスCmSy ncModuleの派生クラスであるクラスCmBusMstIntfを定義する記述を示している。 クラスCmBusMstIntfの定義では、図19に示す"virtual void OneStep(void) { …} "という仮想関数によって、この回路を1ステップ動作させるための記述を クラスCmSyncModuleで定義されたOneStep関数をオーバーライドすることで記述 している。また、図18のAppendWriteData関数、StartWrite関数、IsWriteEnd 関数、およびAppendReadAddress関数、ならびに、図19のStartRead関数、IsRe adEnd関数、およびGetReadData関数の引数として、整数変数modeを設定すること で、後述するマスタとスレーブを入れ替えた転送方法(Split(スピリット)転 送)の動作を可能としている。図20および図21は、クラスCmSyncModuleの派 生クラスであるクラスCmBusSlvIntfを定義する記述を示している。図22は、ク ラスCmSyncModuleの派生クラスであるクラスCmBusSystemを定義する記述を示し ている。そして、図23は、クラスCmSyncModuleの派生クラスであるクラスCmHi erを定義する記述を示している。

[0140]

「バスシミュレーション方式]

次にバスシミュレーションの方式すなわち具体的なシミュレーションの動作について詳細に説明する。バスシミュレーションの基本的な方針は、次のようになっている。

[0141]

●バスマスタはバスの細かい制御をバスマスタインターフェースに任せる。バスマスタは読み書きすべきデータをすべて一気に瞬間にバスマスタインターフェース内のバッファに登録する。

[0142]

●バスマスタインターフェースからバススレーブまでの通信は、OneStep関数が 実行されるたびに実行される。 [0143]

・バスマスタインターフェースはOneStepが呼ばれるたびにデータを1つずつバッファから取り出し、バスへ渡す。

[0144]

・バスはバスリードマップ/バスライトマップから、読み書きの対象となるバス スレーブを判定し、そのバススレーブに対応するバススレーブインターフェース に読み書きの指示を出す。

[0145]

・バススレーブインターフェースはバスから来た指示に基づきバススレーブを読 み書きし、結果をバスに戻す。

[0146]

・バスはバススレーブインターフェースから戻された結果をバスマスタインターフェースに返す。

[0147]

・バスマスタインターフェースはバスから戻された結果を元に、次のOneStepでの動作を決める。

[0148]

次に、上記の実施形態における具体的な関数実行の流れを、データの書き込みの例で説明する。例えば、図24に示すシステムXにおいて、バスマスタA1、バスマスタインターフェースB1、バスC1、バススレーブインターフェースD1、バススレーブE1がこの順に接続されているものとする。このシステムにおいて、例えば、図25に示す2組の情報(アドレス/データ/バイト数…0x00100000/0x00112233/4,0x00100004/0x44556677/4)を、例えばCPU等の回路であるバスマスタA1から、例えばメモリ等の回路であるバススレーブE1に書き込むことにする。

[0149]

なお、システムXならびに、バスマスタA1、バスマスタインターフェースB1、バスC1、バススレーブインターフェースD1、およびバススレーブE1に関する記述は、上述した対応する各クラスの性質を継承して記述されているものとする。すなわち、システムXはクラスCmSyncModuleを、バスマスタA1はクラスCmBusMaster

を、バスマスタインターフェースB1はクラスCmBusMstIntfを、バスC1はクラスCmBusSystem、バススレーブインターフェースD1はクラスCmBusSlvIntfを、そして、バススレーブE1はクラスCmBusSlaveを、それぞれ直接あるいはそれらをさらに継承するクラスを継承して作成されているものとする。また、システムXのUserWriteMap関数により、アドレス0x00100000および0x00100004はバススレーブインターフェースD1に対応づけられているものとする。また、システムXの構築時に、バスC1のSetUserWriteMap関数を実行することにより、システムXのUserWriteMap関数がバスC1のバスライトマップとしてすでに登録されているものとする。また、いつも、バスマスタA1、バスマスタインターフェースB1、バスC1、バススレーブインターフェースD1、およびバススレーブE1それぞれに対しては、それぞれを1ステップ動作させる関数OneStepが、システムXのOneStepの中から呼び出されていることとする。

[0150]

以上の構成において、図26に示すような単位時間ごとの各時間1~4におけるシステムXの動作を図27~図30を参照して説明する。

[0151]

「時間1]

[0152]

まず、時間1におけるシステムXの動作を図27を参照して説明する。図27は、同一単位時間(時間1)内における各回路の動作を時系列で示す図である。時間1では、まず、バスマスタA1のOneStep関数が実行される。そこでは、バスマスタA1が、バスマスタインターフェースB1の関数AppendWriteData(0,0x00100000,0x00112233,4)を実行する。次に、バスマスタインターフェースB1は情報をバッファに保存しておく。次に、バスマスタA1はバスマスタインターフェースB1のAppendWriteData(0,0x00100004,0x44556677,4)関数を実行する。次に、バスマスタインターフェースアンファに保存しておく。次に、バスマスタインターフェースB1は情報をバッファに保存しておく。次に、バスマスタインターフェースB1のStartWrite関数を実行する。次に、バスマスタインターフェースB1のStartWrite関数を実行する。次に、バスマスタインターフェースB1は書き込みが要求されたことを覚えておく。次に、バスマスタA1はバスマスタインターフェースB1のIsWriteEnd

関数を実行する。次に、バスマスタインターフェースB1は、バスマスタA1に対してまだ書き込み動作中であることを戻す。次に、バスマスタA1は待機状態となる

[0153]

バスマスタA1のOneStep関数が終了すると、次に、バスマスタインターフェースB1のOneStep関数が実行される。そこでは、バスマスタインターフェースB1はバスマスタA1から書き込みが要求されたので、バスの使用を要求する。これは次に外部からバスマスタインターフェースB1のIsBusReq関数が実行されたときの戻り値を真にすることに対応する。ここで、バスマスタインターフェースB1のOneStep関数が終了する。

[0154]

バスマスタインターフェースB1のOneStep関数が終了すると、次に、バスC1のOneStep関数が実行される。バスC1のOneStep関数は、まず、アービタを動作させる。次に、アービタはバスマスタインターフェースB1のIsBusReq関数を実行する。次に、バスマスタインターフェースB1はバスの使用を要求していることを戻す。ここで、アービタはバスマスタインターフェースB1にバスの使用を許可したとする。アービタはバスマスタインターフェースB1のAssertBusGnt関数を実行する。バスマスタインターフェースB1はバスを許可されたことを覚えておく。ここで、バスC1のOneStep関数が終了する。

[0155]

バスC1のOneStep関数が終了すると、次に、バススレーブインターフェースD1のOneStep関数が実行される。時間1では、バススレーブインターフェースD1のOneStep関数は、何も行わずに終了する。

[0156]

バススレーブインターフェースD1のOneStep関数が終了すると、次に、バススレーブE1のOneStep関数が実行される。ここでは、バススレーブE1固有の動作をするが、バスに関しては何も動作しない。

[0157]

[時間2]

[0158]

次に、次の単位時間である時間2におけるシステムXの動作について図28を参照して説明する。時間2では、時間1の場合と同様に、まず、バスマスタA1のOneS tep関数が実行される。ここでは、バスマスタA1はバスマスタインターフェースB1のIsWriteEnd関数を実行する。この場合、バスマスタインターフェースB1はまだ書き込み動作中であることを戻す。次に、バスマスタA1は待機状態となる。

[0159]

バスマスタA1のOneStep関数が終了すると、バスマスタインターフェースB1のOneStep関数が実行される。バスマスタインターフェースB1のOneStep関数では、バスマスタインターフェースB1はバスの使用を許可されたので、バスに書き込む。つまり、次の動作を行う。バスマスタインターフェースB1はバッファから情報を一つ取り出す。このとき、アドレス:0x00100000, データ:0x00112233, バイト数:4である。次に、バスマスタインターフェースB1はバスC1のWriteMap(0x00100000,0x00112233,4)関数を実行する。

[0160]

次に、バスC1のWriteMap関数は、以下の動作を行う。バススレーブインターフェースD1のAppendWriteData(0,0x00100000,0x00112233,4)関数を実行する。バススレーブインターフェースD1は与えられた情報をバッファに蓄える。バススレーブインターフェースD1は与えられた情報をバッファに蓄える。バススレーブインターフェースD1はバススレーブE1のWriteBusSlave(0x00100000,0x00112233,4)関数を実行する。バススレーブE1のWriteBusSlave(0x00100000,0x00112233,4)関数を実行する。バススレーブE1は与えられた情報を内部に書き込む。書き込みが成功したかどうかをバススレーブインターフェースD1に返す。ここでは成功したことにする。バススレーブインターフェースD1のIsWriteEnd関数を実行する。バススレーブインターフェースD1のIsWriteEnd関数の戻り値を戻す。

[0161]

次に、バスマスタインターフェースB1は戻り値から、情報が正常に書き込まれたことを知る。そこで、バッファの中身を1つ削除する。バスマスタインターフェースB1にはまだバッファに1つ情報があるので、次のバスマスタインターフェ

-スB1のOneStepの実行でも同じことを行う。

[0162]

バスマスタインターフェースB1のOneStep関数が終了すると、バスC1のOneStep 関数が実行される。時間2におけるバスC1のOneStep関数では、何も実行されない

[0163]

次に、バスC1のOneStep関数が終了すると、バススレーブインターフェースD1のOneStep関数が実行される。時間2におけるバススレーブインターフェースD1のOneStep関数では、何も実行されない。

[0164]

次に、バススレーブインターフェースD1のOneStep関数が終了すると、バススレーブE1のOneStep関数が実行される。バススレーブE1のOneStep関数では、バススレーブE1固有の動作をするが、バスに関しては何も動作しない。

[0165]

[時間3]

[0166]

時間3では、図29に示すように、まず、バスマスタA1のOneStep関数が実行される。バスマスタA1のOneStep関数では、バスマスタA1はバスマスタインターフェースB1のIsWriteEnd関数を実行する。この場合、バスマスタインターフェースB1はまだ書き込み動作中であることを戻す。ここで、バスマスタA1は待機状態となり、バスマスタA1のOneStep関数が終了する。

[0167]

バスマスタA1のOneStep関数が終了すると、バスマスタインターフェースB1のOneStep関数が実行される。時間3のバスマスタインターフェースB1のOneStep関数では、バスマスタインターフェースB1がバスの使用を許可されているので、バスに書き込む動作を行う。つまり、以下の動作を行う。

[0168]

バスマスタインターフェースB1はバッファから情報を一つ取り出す。取り出される情報は、アドレス:0x00100004, データ:0x44556677, バイト数:4の情報であ

る。次に、バスマスタインターフェースB1はバスC1のWriteMap(0x00100004,0x44 556677,4)関数を実行する。

[0169]

ここで、バスC1のWriteMap関数は、以下を処理を行う。まず、バスC1のWriteMap関数は、バススレーブインターフェースD1のAppendWriteData(0,0x00100004,0 x44556677,4)関数を実行する。ここで、バススレーブインターフェースD1は与えられた情報をバッファに蓄える。次に、バスC1のWriteMap関数は、バススレーブインターフェースD1のStartWrite関数を実行する。ここで、バススレーブインターフェースD1はバススレーブE1のWriteBusSlave(0x00100004,0x44556677,4)関数を実行する。ここで、バススレーブE1は与えられた情報を内部に書き込む。そして、書き込みが成功したかどうかをバススレーブインターフェースD1に返す。ここでは成功したことにする。次に、バスC1のWriteMap関数は、バススレーブインターフェースD1のIsWriteEnd関数を実行する。ここでは、バススレーブインターフェースD1からバススレーブE1への書き込みは成功したので、真となる。バスC1のWriteMap関数は、バススレーブインターフェースD1からバススレーブE1への書き込みは成功したので、真となる。バスC1のWriteMap関数は、バススレーブインターフェースD1のIsWriteEnd関数の戻り値を戻す。

[0170]

バスマスタインターフェースB1は戻り値から、情報が正常に書き込まれたことを知る。そこで、バッファの中身を1つ削除する。バスマスタインターフェースB1のバッファには情報は無い。そこで、バスマスタインターフェースB1は書き込み動作を完了する。これは、次のバスマスタインターフェースB1のIsWriteEnd関数の戻り値を真とすることに対応する。ここで、バスマスタインターフェースB1のOneStep関数が終了する。

[0171]

バスマスタインターフェースB1のOneStep関数が終了すると、バスC1のOneStep 関数が実行されるが、ここでは何も処理がなされずに、OneStep関数が終了する

[0172]

バスC1のOneStep関数が終了すると、バススレーブインターフェースD1のOneSt

ep関数が実行されるが、ここでは何も処理がなされずに、関数が終了する。

[0173]

次に、バススレーブE1のOneStep関数が実行されて、バススレーブE1が固有の動作をする。ただし、バスに関しては何も処理は行われない。

[0174]

[時間4]

[0175]

次に、時間4になると、図30に示すように、バスマスタA1の0neStep関数が実行される。時間4のバスマスタA1の0neStep関数では、バスマスタA1はバスマスタインターフェースB1のIsWriteEnd関数を実行する。ここで、バスマスタインターフェースB1は書き込みが終了したことを戻す。次に、バスマスタA1は次の動作を始める。時間4では、バスマスタインターフェースB1の0neStep関数、バスC1の0neStep関数、バススレーブインターフェースD1の0neStep関数が順次実行される。これらの0neStep関数では何も処理が行われず関数が終了する。次に、バススレーブE1の0neStep関数が実行される。バススレーブE1の0neStep関数では、バスに関しては何も処理が行われず、バススレーブE1固有の動作のみが行われる。

[0176]

以上の時間1~時間4の動作によって図25に示すデータの書き込みが完了する

[0177]

[Split (スピリット) 転送について]

次に、バスを介したデータ転送の他の形態について説明する。通常バスは、バスマスタからバススレーブという方向だけデータの読み書きの指示が送られる。ところが高機能のバスには、バスマスタからバススレーブに対して送られた読み書きの要求に対して、バススレーブが即座に応答できない場合、一旦その通信を終了して、その後改めて、今度はバススレーブからバスマスタへ、通常とは逆の方向に、主体的に値を返すことがある。ここでは、このような状況をSplit転送と呼ぶことにする。Split転送とは、最初マスタからスレーブに指示が行った時点から、それが一旦終了して、逆にスレーブからマスタへ指示が行くまでの、一

連の動作を指す。Split転送は高機能なバスに存在することが知られている。本 実施形態において、Split転送をシミュレーションする場合について説明する。

[0178]

Split転送では、上記の例と、スレーブとマスタの関係が全く逆になる。すなわち、

[0179]

●バススレーブはバスの細かい制御をバススレーブインターフェースに任せる。 バススレーブは読み書きすべきデータをすべて一気に瞬間にバススレーブインタ ーフェース内のバッファに登録する。

[0180]

●バススレーブインターフェースからバスマスタまでの通信は、OneStep関数が 実行されるたびに実行される。ここでは、以下の処理が行われる。

[0181]

・バスマスタインターフェースはOneStep関数が呼ばれるたびにデータを1つずつ バッファから取り出し、バスへ渡す。

[0182]

・バスはバスリードマップ/バスライトマップから、読み書きの対象となるバスマスタを判定し、そのバスマスタに対応するバスマスタインターフェースに読み書きの指示を出す。

[0183]

・バスマスタインターフェースはバスから来た指示に基づきバスマスタを読み書 きし、結果をバスに戻す。

[0184]

・バスはバスマスタインターフェースから戻された結果をバススレーブインター フェースに返す。

[0185]

・バススレーブインターフェースはバスから戻された結果を元に、次のOneStep 関数での動作を決める。

[0186]

これらを可能にするため、バススレーブとバスマスタの間で同じ機能が、バススレーブインターフェースとバスマスタインターフェースとで同じ機能があれば良いことになる。そこで、本実施の形態では、バススレーブとバスマスタ、バススレーブインターフェースとバスマスタインターフェースを同じ構造としている。また、現在どちらの方向に通信が行われているか(つまり、マスタ→スレーブかスレーブ→マスタか)を判定するために、AppendWriteDataなどの関数にはmodeという引数が用意されている(図18、図19、図20、図21参照)。このmodeが1のときは、通常と全く逆の動作をすることになっている。

[0187]

[回路クラスの作成例]

[0188]

次に、新たな回路クラスを作成する場合の具体例を説明する。ユーザが新たなバスマスタインターフェースクラスをCUserBusMstIntfという名前で作成する場合を考える。まず、新たなクラスCUserBusMstIntfがCmBusMstIntfクラスを継承するものとして宣言する。これにより、このクラスCUserBusMstIntfはCmBusMstIntfクラスと同じ関数を持つことになる。次に、これらの関数をオーバーライドして、所望の動作を実現する新たなクラスCUserBusMstIntfを作成する。

[0189]

新たな回路クラスを作成する場合の別の例を示す。ユーザが新たなCPUクラスをCUserCpuという名前で作成する場合を考える。まず、新たなクラスCUserCpuがCmCpuクラスを継承するものとして宣言する。これにより、このクラスCUserCpuはCmCpuクラスと同じ関数を持つことになる。次に、これらの関数をオーバーライドして、所望の動作を実現する新たなクラスCUserCpuを作成する。

[0190]

[本実施の形態の主な効果]

[0191]

効果1:回路モジュールの差し替えが容易である。すなわち、システムを構成する回路モジュールの一部分を差し替えた場合でも、他の回路モジュールの記述を変更する必要がない。

[0192]

効果2:回路モジュール間の接続の正しさが自動で検査される。すなわち、回路 モジュールを誤って接続すると、コンパイラでコンパイルする際にエラーとなる

[0193]

効果3:情報表示の仕組みを、同じ性質を持つ回路モジュールの間で共通に使用 することができる。すなわち、情報表示の仕組みを回路毎に別途に用意する必要 はない。

[0194]

効果4:シミュレーション制御の仕組みを、シミュレーション対象のシステム間で共通に使用することができる。すなわち、 シミュレーション対象のシステム を変更しても、シミュレーション制御の仕組みを変更する必要がない。

[0195]

効果5:回路のインターフェース部の記述が十分であるかどうかを自動で検査で きる。すなわち、不足している場合、コンパイラでコンパイルする際にエラーと なる。

[0196]

[上記効果が得られる理由]

[0197]

○効果1の理由

[0198]

効果1の理由の理由について、図31~図33を参照して説明する。図31は、あるクラスClassXの記述例(a)と、クラスClassXとクラスCmBusMstIntfとの関係の模式図(b)を示している。図31(a)に示すように、クラスClassXに、回路基底クラスCmBusMstIntfのオブジェクトと接続するための関数ConnectBusMstIntfを定義するとともに(図31(a)の①)、回路基底クラスCmBusMstIntfのオブジェクトBusMstIntfのAppendReadData関数およびStartRead関数を実行する(図31(a)の②,③)。これによって、図31(b)に示すように、クラスClassXのオブジェクトは、回路基底クラスCmBusMstIntfを継承したクラスのオ

ブジェクトのAppendReadData関数およびStartRead関数を実行することが可能となる。

[0199]

Ÿ,

例えば、クラスClassXのオブジェクトObjectXと、回路基底クラスCmBusMstIntfの派生クラスであるクラスCmPciBusMstIntfのオブジェクトPciBusMstIntfとを有するシステムを記述する場合、図32(a)に示すように、オブジェクトObjectXをクラスClassXのオブジェクトとして定義するとともに(図32(a)の①)、オブジェクトPciBusMstIntfをクラスCmPciBusMstIntfのオブジェクトとして定義し(図32(a)の②)、さらに、オブジェクトObjectXをConnectBusMstIntf関数によってオブジェクトPciBusMstIntfに接続する(図32(a)の③)。これによって、図32(b)に示すように、オブジェクトObjectXは、オブジェクトPciBusMstIntfのAppendReadData関数およびStartRead関数を実行することが可能となる。

[0200]

また、図33(a)および(b)に示すように、オブジェクトObjectXに接続するバスマスタインターフェースオブジェクトを、オブジェクトPciBusMstIntfから、共通の回路基底クラスCmBusMstIntfの派生クラスであるクラスCUserBusMstIntfのオブジェクトUserBusMstIntfに変更する場合は、システム記述(図33(a))において、オブジェクトUserBusMstIntfをクラスCUserBusMstIntfとして宣言するとともに、オブジェクトObjectXのConnectBusMstIntf関数を実行する際の引数を、オブジェクトPciBusMstIntfのアドレスからオブジェクトUserBusMstIntfのアドレスに変更するだけでよい。この場合、図31(a)に示すオブジェクトClassXの記述は、変更する必要はない。

[0201]

以上のように、回路基底クラスが共通である場合、例えば、すべてのバスマスタインターフェースに対して回路基底クラスCmBusMstIntfが基本クラスとなるように共通に定義されている場合、任意のクラスClassXでは、通信相手のバスマスタインターフェースがCmBusMstIntfクラスであると宣言しておけば、通信相手のバスマスタインターフェースが変更されたとしても、クラスClassXの記述を変更

すること無しに、CmBusMstIntfクラスで定義されている手順によって、クラスClassXのオブジェクトと変更後のバスマスタインターフェースとの通信ができることになる。すなわち、ある回路モジュールXに新たなバスマスタインターフェースクラスCUserBusMstIntfを接続する場合でも、回路モジュールXの記述を変更する必要はなくなる。

[0202]

一方、仮に回路基底クラスが存在しない場合には、ある回路クラスXからクラスCUserBusMstIntfへ指示を送る場合には、クラスXから指示を送る先がCUserBusMstIntfクラスのオブジェクトであることを、クラスXの記述中に書かなくてはならない。従って、クラスXの接続先を、従来のバスマスタインターフェースから、CUserBusMstIntfに変更する場合、クラスXの記述を書き換える必要がある。

[0203]

次に、図34~図36を参照して、上記とは別の例を挙げて説明する。ある回路クラスClassYを考える。クラスClassYは別の回路の端子から値を読み込んで、その値に基づいて動作を行うこととする。この場合、回路基底クラスの考え方によれば、クラスClassYの記述(図34(a))では、値を読み込む先の回路オブジェクトがCmComponentクラスであると記述し(図34(a)の①)、このCmComponentクラスのオブジェクトのGetPinValue関数を実行することによって端子から値を読み込むことになる(図34(a)の②)。ここで、回路基底クラスの間にも継承関係が存在していることに注意する。例えば、図35(a)および(b)に示すクラスCUserCpu(図35(a)の①)がクラスCmCpuを継承しているとすると、クラスCUserCpuはクラスCmComponentも継承していることになる。よって、クラスCmComponentの性質を持つ。したがって、クラスCmComponentで定義されているメンバ関数を使用することで、クラスClassYの記述を変更すること無く、CUserCpuオブジェクトをClassYオブジェクトに接続することが可能となる。

[0204]

このように、回路基底クラス間に継承関係が存在していることにより、記述を 変更することなく回路モジュールの差し替えができる。

[0205]

○効果2の理由

[0206]

例えば図36(a)および(b)に示すように、バスマスタインターフェースの回路基底クラスCmBusMstIntfの派生クラスであるクラスCUserBusMstIntfを、誤って関数ConnectBusSlvIntfでバススレーブクラスCmBusSlaveのオブジェクトBusSlaveに接続しようとした場合を考える。この場合、ConnectBusSlvIntf関数はCmBusSlvIntfクラスを基本クラスに持つクラスしか接続することができない。CmBusSlvIntfクラスを基本クラスに持たないクラスを接続したコードをコンパイルしようとしても、C++の仕様により、コンパイル時の型チェックで、C++コンパイラがエラーを出力する。よって、クラスCmBusSlvIntfを継承していないクラスCUserBusMstIntfを誤ってクラスCmBusSlaveに接続しようとしたことが正しく検出される(図36(a)の①)。このように、誤って接続しようとしたときに必ずエラーが発生するので、ユーザが正しい接続をする手助けとなる。

[0207]

○効果3の理由

[0208]

CPUをモデルとするオブジェクトCpuの情報表示部は、GetPc関数やGetReg関数などのオブジェクトCpuの内部状態を取り出す関数によって得られる情報を、加工して、ユーザに内部情報として表示できるようにしている。この情報表示部を、回路基底クラスCmCpu内で定義するとともに、オブジェクトCpuがCmCpuクラスであると記述しておく。すると、CmCpuクラスを継承して作られた回路Cpuは、すべてこの情報処理部をそのまま使用することができることになる。例えば新たなユーザ作成クラスCUserCpuがクラスCmCpuを継承して作られているとすると、クラスCmCpuで定義されている既存のCPUの情報処理部をそのまま用いることができるようになる。つまり、新たなCPUクラスCUserCpu用に新たに情報表示部を用意する必要はない。

[0209]

○効果4の理由

[0210]

一般に、システムはクロックを持つ順序回路(クロック同期回路)となるので、クラスCmSyncModuleの性質を持つ。そこで、シミュレーション制御部は、システムがクラスCmSyncModuleであるとして、そのReset関数、OneStep関数などを実行することにより、シミュレーションを制御している。これにより、システムがクラスCmSyncModuleを継承している限り、どのようなシステムに対しても、1つのシミュレーション制御の仕組みを共通に適用することができる。

[0211]

○効果5の理由

[0212]

例えばバススレーブの場合、ReadBusSlave関数やWriteBusSlave関数は、バスとの値の受け渡しに用いられる関数であり、処理の内容が記述されている必要がある。ここで、バススレーブの回路基底クラスCmBusSlaveでは、ReadBusSlave関数やWriteBusSlave関数が純粋仮想関数となっている。よって、システムを構成するバススレーブの回路クラスでReadBusSlave関数やWriteBusSlave関数の記述漏れがあったとしても、クラスCmBusSlaveを継承していれば、C++コンパイラでコンパイルを行う際に、純粋仮想関数がオーバーライドされていない旨のエラーが出力される。このように、必要な関数の記述漏れを自動でチェックすることができる。

[0213]

なお、上述した実施の形態は、本発明の実施形態の一例であって、本発明の実施の形態は上述したものに限定されない。例えば、使用するオブジェクト指向言語はC++言語に限定されるものではなく、JAVA言語等、上述したC++言語による継承、クラス等のオブジェクト指向技術を実現するための仕組みと同等のものを有するものであれば、それに変更可能である。また、回路基底クラスは、上記のものに限定されず、任意の回路モジュールの性質を有する新たなクラスを追加したり、あるいは上記のクラスを適宜統合したクラスを作成すること等が可能である。

[0214]

また、本発明によるシミュレーション方法あるいはシミュレーション装置は、

44

コンピュータとそれによって実行されるシミュレーションプログラムとによって 実現することができ、そのコンピュータによって実行されるプログラムは、コン ピュータ読み取り可能な記録媒体に記録して頒布することが可能である。

[0215]

【発明の効果】

本発明によれば、オブジェクト指向言語を用い、オブジェクト指向言語の継承、クラス分け等の特徴を利用して複数モジュールによって構成されるシステムを記述することで、複数モジュールからなるシステムをソフトウェアによってシミュレーションする際に、システムおよび各回路モジュールの記述ならびに各モジュール間の接続に関する記述や、システム、回路モジュールの拡張、変更等を、従来に比べ、より容易にかつ確実に行うことができるようになる。

【図面の簡単な説明】

- 【図1】 本発明の実施の形態で使用するC++言語について説明するための説明図
- 【図2】 本発明によるシミュレーション方法(装置)の基本構成(本発明の前提となる構成)を示すブロック図
- 【図3】 図2に示すシステム記述104を説明するための説明図であって、C++言語による記述例(a)と、図3(a)の記述例に対応する模式図(b)を示している。
- 【図4】 本発明によるシミュレーション方法(装置)の実施の形態において用いられる回路基底クラスの一覧を示す図
 - 【図5】 本発明の実施の形態における回路基底クラスの階層関係図
- 【図6】 図4の回路基底クラスを基本クラスとして作成される実回路クラスの一例を示す図
- 【図7】 本発明によるシミュレーション方法(装置)の実施の形態を示す ブロック図
- 【図8】 本発明の実施の形態におけるシステム記述の例を説明する際に使用する回路システムの例を示すブロック図
 - 【図9】 本実施の形態における図8に示す回路システムのシステム記述の

特平11-343959

- 一例を示す図であって、図9~図13で一続きのシステム記述を示している。
 - 【図10】 図9に続くシステム記述例を示す図
 - 【図11】 図10に続くシステム記述例を示す図
 - 【図12】 図11に続くシステム記述例を示す図
 - 【図13】 図12に続くシステム記述例を示す図
 - 【図14】 図4に示すクラスCmComponentの宣言文の記述例を示す図
 - 【図15】 図4に示すクラスCmSyncModuleの宣言文の記述例を示す図
 - 【図16】 図4に示すクラスCmBusMasterの宣言文の記述例を示す図
 - 【図17】 図4に示すクラスCmBusSlaveの宣言文の記述例を示す図
- 【図18】 図4に示すクラスCmBusMstIntfの宣言文の記述例を示す図であって、図18~図19で一続きの記述例を示している。
 - 【図19】 図18に続く記述例を示す図
- 【図20】 図4に示すクラスCmBusSlvIntfの宣言文の記述例を示す図であって、図20~図21で一続きの記述例を示している。
 - 【図21】 図20に続く記述例を示す図
 - 【図22】 図4に示すクラスCmBusSyetemの宣言文の記述例を示す図
 - 【図23】 図4に示すクラスCmHierの官言文の記述例を示す図
- 【図24】 本実施の形態におけるバスを介したデータ転送のシミュレーション例を説明する際に用いるシステムの構成を示すブロック図
 - 【図25】 図24のシステムの構成において転送するデータ例を示す図
- 【図26】 図24のシステムを用いて、本実施の形態におけるバスを介したデータ転送のシミュレーション例を説明する際の動作タイミングを示すタイミング図
 - 【図27】 図26の時間1における動作を時系列で説明する説明図
 - 【図28】 図26の時間2における動作を時系列で説明する説明図
 - 【図29】 図26の時間3における動作を時系列で説明する説明図
 - 【図30】 図26の時間4における動作を時系列で説明する説明図
- 【図31】 本実施の形態における新たなクラスの作成方法を説明する説明 図であって、クラスの宣言文の記述例(a)と、図31(a)の記述例に対応す

る模式図を示している。

- 【図32】 図31に示すクラスClassXを用いたシステム記述の一例を示す 図であって、システムの記述例(a)と、図32(a)の記述例に対応する模式 図を示している。
- 【図33】 図31に示すクラスClassXを用いたシステム記述の他の例を示す図であって、システムの記述例(a)と、図33(a)の記述例に対応する模式図を示している。
- 【図34】 本実施の形態におけるクラスの他の作成例を説明する説明図であって、クラスの宣言文の記述例(a)と、図34(a)の記述例に対応する模式図を示している。
- 【図35】 図34に示すクラスClassYを用いたシステム記述の他の例を示す図であって、システムの記述例(a)と、図35(a)の記述例に対応する模式図を示している。
- 【図36】 本実施の形態におけるシステムの記述例を説明する説明図であって、システムの記述例(a)と、図36(a)の記述例に対応する模式図を示している。
- 【図37】 従来のHDLによる回路システムの記述例を説明する説明図であって、回路システムの記述例(a)と、図37(a)の記述例に対応する模式図を示している。

【符号の説明】

- 101 ユーザ作成CPUクラス
- 102 ユーザ作成バスマスタI/Fクラス
- 103 ユーザ作成バスクラス
- 104 システム記述
- 105 CPU情報表示部
- 106 バス情報表示部
- 107 シミュレーション制御部
- 108 シミュレータソース
- 109 C++コンパイラ

特平11-343959

- 110 シミュレータ
- 300 クラスライブラリ
- 301 CPU回路基底クラス
- 302 バスマスタI/F回路基底クラス
- 303 バス回路基底クラス
- 304 同期回路回路基底クラス


【書類名】

図面

【図1】

```
class ClassA
public:
   void Function1(void){···};
void Function2(void){···};
class ClassB: public ClassA{ 4 3
public:
   void Function2(void){···}; ⑦ void Function3(void){···};
class ClassC{
public:
   virtual void Function 1 (void)=0; (8)
class ClassD: public ClassC{
Public:
   void Function 1 (void); 10
main(void){
   ClussA ObjectA;
ObjectA.Function1();
ObjectA.Function2();
   ClassB ObjectB;
ObjectB.Function10; <a href="#">ClassB ObjectB.Function10</a>;
   ObjectB.Function30;
   ClassA *PointerA;
PointerA=&ObjectB; PointerA->Function1(); PointerA->Function2(); //PointerA->Function3();
                                            //ClassAはFunction3を持たないため、
//コンパイル時にエラーとなる
                                           //ClassCは純粋仮想関数を持つため、
//オブジェクトを生成できない。
//よってコンパイル時にエラーとなる。
//ClassCObjectC; (9)
ClassD ObjectD;
```

【図2】



【図3】

```
C++記述の例

class ClassA{
...
  void GetData(int i);
...
};

class ClassB{
...
  ClassA *PointerA;
  void ConnectA(ClassA *a)
    {PointerA=a};
  void OneStep(void){
...
    PointerA->GetData(i);
...
};


main(){
    ClassA ObjectA;
    ClassB ObjectB;
    ObjectB.ConnectA(&ObjectA);
...
    ObjectB.OneStep();
...
}
```

模式図 (b) ObjectA GetData ObjectB

【図4】

クラス	性質
CmComponent CmSyncModule CmBusMaster CmBusSlave CmBusMstIntf CmBusSlvIntf CmBusSystem CmCpu CmMemory CmHier	回路全般 クロックに同期して動作する回路 バスマスタのメイン部 バススレーブのメイン部 バスマスタインターフェース バススレーブインターフェース バス CPU メモリ バスを含む回路の1階層


【図5】




【図6】

実回路クラス	回路基底クラス
CmPciBusMstIntf	CmBusMstIntf
CmPciBusSlvIntf	CmBusSlvIntf
CmPciBusSystem	CmBusSystem
CmV850	CmCpu

【図7】



【図8】



[図9]

```
class ABC: public CmHier {
  // システムABCの中にPCバスを作る。
  CmPciBusSystem PciBusSystem;
  // システムABCの中にCpu1, Cpu2という2つのCPUを作る。 ③
 CmCpu Cpu1, Cpu2;
  // Cpu1,Cpu2はバスマスタなので、システムABCの
  // 中に、Cpu1,Cpu2をバスに繋ぐためのバスマスタ
  // インターフェースを作る。
  CmPciBusMstIntf Cpu1BusMstIntf, Cpu2BusMstIntf;
  //システムABCの中にTimerlという回路を作る。 ⑤
  CmTimer Timer1:
  // Timer1はバススレープなので、システムABCの ⑥
  // 中に、Timerlをバスに繋ぐためのバススレープ
// インターフェースを作る。
CmPciBusSivIntf TimerlBusSivIntf;
  // システムABCの中にCounter1という回路を作る。
  CmCounter Counter1;
  // Counter1はバススレーブなので、システムABCの
  // 中に、Counterlをバスに繋ぐためのバススレーブ
  // インターフェースを作る。
  CmPciBusSlvIntf Counter1BusSlvIntf;
  ... // 他のモジュールについての記述を行う(ここでは省略)。 ⑨
```

【図10】

```
// UserBusReadMapは、バスリードマップを記述する。①
// 戻り値は、RDATAという構造体。
// RDATA.Statusは、Oなら読みだし成功、Iなら読みだし失敗。
// RDATA.Dataは、読みだし成功のときだけ、読み出した値を戻す。
// ULONGは32bitの信号値。
RDATA UserBusReadMap(ULONG address, int byte_count) {
// アドレス address の値を元に、値を読み出す 回路を決めて、その
// 回路のバススレープインターフェースの読みだし関数を実行する。
  RDATA v:
  // アドレス100から200までは、Timer1から値を読み出すことにする。
  if ((100 <= address) && (address < 200)) {
    // 読み出すアドレスを指定する。 ④
    Timer1BusSlvIntf.AppendReadAddress(0, address-100,
                                          byte_count);
    // 値を読み出す。 ⑤
    Timer1BusSlvIntf.StartRead(0);
    // 読み出しが成功したかどうかを調べる。 ⑥
    if (Timer1.IsReadEnd(0)) {
 // 読みだしが成功した。⑦
 v.Status = 0;
 // 読み出した値を取り出す。 (8)
 v.Data = Timer1BusSlvIntf.GetReadData(0);
 return v:
    l else l
 // 読み出しが失敗した。 ⑨
 v.Status = 1;
 return v;
  // アドレス200から300までは、Counterlから値を読み出す。 ⑩
  clse if ((200 <= address) && (address < 300)) {
    // 以下、Timer1のときと同様。 ①
  } else if ... // 他の回路についても同様。
⑫
```

【図11】

```
// UserBusWriteMapは、バスライトマップを記述する。 ①
// 戻り値は、int。
// 0なら書き込み成功、1なら書き込み失敗。
// ULONGは32hitの信号値。
int UserBusWritcMap(ULONG address, ULONG data,
     int byte_count) {
// アドレス address の値を元に、値を書き込む。 ② // 回路を決めて、その回路のバススレーブ
// インターフェースの書き込み関数を実行する。
  // アドレス100から200までは、Timer1へ値を書き込むことにする。
  if ((100 <= address) && (address < 200)) {
    // 書き込むアドレスを指定する。 ④
    Timer1BusSlvIntf.AppendWriteData(0, address-100,
                                       data, byte count);
    // 値を書き込む。 ⑤
    Timer 1 Bus Slv Intf. Start Write(0);
    // 書き込みが成功したかどうかを調べる。 ⑥
    if (Timer1.IsWriteEnd(0)) {
 // 書き込みが成功した。 ⑦
 return 0;
    else {
 //書き込みが失敗した。⑧
 return 1;
    }
  // アドレス250から350までは、Counter1から値を書き込む(ここ
  //では、読み出しと書き込みでアドレスが異なる)。
  else if ((250 <= address) && (address < 350)) {
    //以下、Timerlのときと同様。 ⑩
  } else if ... // 他の回路についても同様。 <sup>⑪</sup>
}
```

【図12】

```
// UserArbitorでは、アーピタを記述する。 ①
// 戻り値はvoid(戻り値はなし)。
// バス使用許可はバスマスタインターフェースに直に与える。
void UserArbitor(void) {
  // バス使用要求もバスマスタインターフェースから直に取り出す。
  int Cpu1BusReq = Cpu1BusMstIntf.IsBusReq0;
  int Cpu2BusReq = Cpu2BusMstIntf.IsBusReq0;
  // ここでは Cpu1 が Cpu2 よりも優先とする。 ③
  if (Cpu1BusReq) {
    // Cpulがバスを要求していたら、Cpu2がバスを要求しているか
//どうかに関わらず、Cpu1にバスを使用させる。
                                                   4
    Cpu1BusMstIntf.AssertBusGnt();
    Cpu2BusMstIntf.DiassertBusGnt();
  } else if (Cpu2BusReq) {
    // Cpu1がバスを使用していないときだけ、⑤
    // Cpu2はバスを使用することができる。
    Cpu1BusMstIntf.DiassertBusGnt();
    Cpu2BusMstIntf.AssertBusGnt();
    Cpu1BusMstIntf.DiassertBusGnt(); ⑦
    Cpu2BusMstIntf.DiassertBusGnt0;
```

【図13】

```
// ABC(void)は、システムABCのオブジェクトを
// 作る時に呼ばれる関数(コンストラクタ)。
ABC(void) {
 // バスと回路を接続する。②
 Cpul.ConnectBusMstIntf(&CpulBusMstIntf);
 Cpu2.ConnectBusMstIntf(&Cpu2BusMstIntf);
 Timer1.ConnectBusSlvIntf(&Timer1BusSlvIntf);
 Counter1.ConnectBusSlvIntf(&Counter1BusSlvIntf);
 PciBusSystem.ConnectBusMstIntf(&Cpu1BusMstIntf);
 PciBusSystem.ConnectBusMstIntf(&Cpu2BusMstIntf);
 PciBusSystem.ConnectBusSlvIntf(&Timer1BusSlvIntf);
 PciBusSystem.ConnectBusSlvIntf(&Counter1BusSlvIntf);
  ... // 他の回路も接続する(記述を省略)。③
 // アドレスマップを指定する。上で作ったアドレスマップを、 ④
// PciBusSystemに登録する。このことで、PciBusSystemは上で
// 作ったアドレスマップを使用できるようになる。
 PciBusSystem.SetUserReadMap(UserReadMap);
 PciBusSystem.SetUserWriteMap(UserWriteMap);
// OneStepでは、システムABCが1単位時間にどのような ⑤
// 動作をするかを記述する。
void OneStep(void) {
  // システムABCは、システムのそれぞれの構成要素が勝手に <sup>⑥</sup>
  // 動くことによって動作する。システムABCの階層ですることは、
  // 各システムの構成要素を1単位時間動作させることだけ。
  PciBusSystem.OneStep();
  // バスは信号線なので、本来はクロックは必要ないが、
// ここでは、デパグ機能のためにクロックを与えている。
  Cpu1BusMstIntf.OneStep();
  Cpu2BusMstIntf.OneStep();
  Timer1BusSlvIntf.OneStep();
  Counter1BusSivintf.OneStepO:
  Cpu1.OneStep0;
  Cpu2.OneStep():
  Timer1.OncStcp0;
  Counter1.OneStep();
  … // その他の回路も動作させる。 9
```

【図14】

```
class CmComponent {
    // 用途: クロックを持つ順序回路を記述する際に用いられる。

public:
    virtual void Reset(void) = 0;
    // 用途: 回路の非同期リセットに用いられる。

virtual RDATA GetPinValue(int no) {
    // 用途: この回路の端子番号noの端子の信号値を戻す。
    }

virtual int SetPinValue(int no, ULONG data);
    // 用途: この回路の端子番号noの端子に信号値dataを印加する。
    }
};
```

【図15】

```
class CmSyncModule: public CmComponent {
// 用途: クロックを持つ順序回路を記述する際に用いられる。
// 注意: CmSyncModuleでは、Reset, GetPinValue, SetPinValue
// について、CmComponentでの定義をそのまま使用する。
public:
virtual void OneStep(void) = 0;
// 用途: 回路を1ステップ動作させる。
};
```

【図16】

```
class CmBusMaster: public CmSyncModule {
// 用途: バスマスタのメイン部を記述するときに使用される。

public:
virtual void ConnectBusMstIntf(CmBusMstIntf *bus mst intf) {
// 用途: この回路とバスマスタインターフェースを接続する。
}

virtual RDATA ReadBusMaster(ULONG address,
int byte count) = 0;
// 用途: この回路からバスへ値を読み出す。

virtual int WriteBusMaster(ULONG address, ULONG data,
int byte count) = 0;
// 用途: このオプジェクトへバスから来た値を書き込む。
};
```

【図17】

```
class CmBusSlave: public CmSyncModule {
// 用途: バススレーブのメイン部を記述するときに使用される。
public:
virtual void ConnectBusSlvIntf(CmBusVIstIntf*bus_mst_intf) {
// 用途: この回路とバススレーブインターフェースを接続する。
}
virtual RDATA ReadBusSlave(ULONG address, int byte_count) = 0;
// 用途: この回路からバスへ値を読み出す。
virtual int WriteBusSlave(ULONG address, ULONG data, int byte_count) = 0;
// 用途: このオプジェクトへバスから来た値を書き込む。
};
```

【図18】

```
class CmBusMstIntf: public CmSyncModule {
// 用途: バスマスタインターフェースを作成する際に使用される。
public:
 virtual bool IsBusReq(void) {
  // 用途: このバスマスタインターフェースがバスの使用を要
       求しているかどうかを戻す。
  // 用途: 外部の回路 (通常アービタ)からこのバスマスタインター
// フェースに対し、パスの使用を映画・チェーレンジ
 virtual void AssertBusCnt(void) {
 virtual void DiassertBusGnt(void) {
  // 用途: 外部の回路(通常アービタ)からこのバスマスタインター
       フェースに対し、バスを使用を許可しないことを通知する。
 virtual void AppendWriteData(int mode, ULONG address,
  ULONG data, int byte count
// 用途: modeが0のときは、バスを介して回路モジュールに書
// き込むアドレスaddress データイン
                            ULONG data, int byte_count) {
        き込むアドレスuddress、データdata、バイト数byte_count
        の組を、この回路内部のバッファに登録する。
  11
 virtual void StartWrite(int mode) {
  // 用途: modeが0のときは、バスへの書き込み動作を開始する。
 virtual bool IsWriteEnd(int mode) {
  // 用途: modeが0のときは、バスへの書き込み動作が終了した
        かどうかを戻す。
 virtual void AppendReadAddress(int mode,
                          ULONG address, int byte_count) {
  // 用途: modeが0のときは、バスを介して回路モジュールから
        読み出すアドレスaddress,バイト数byte_countの組を、
         この回路内部のバッファに登録する。
  11
```

【図19】

(class CmBusMstIntfの定義のつづき)

```
virtual void StartRead(int mode) {
    // 用途: modeが0のときは、バスからの読み出し動作を開始する。
}
    virtual bool IsReadEnd(int mode) {
        // 用途: modeが0のときは、バスからの読み出し動作が終了し
        // たかどうかを戻す。
}
    virtual ULONG GetReadData(int mode) {
        // 用途: modeが0のとき、かつバスからの読み出し動作が終了し
        // たとき、バスから読み出してバッファに格納していた
        // データから1つを取り出して、バスマスタへ戻す。
}
    virtual void OneStep(void) {
        // 用途: この回路を1ステップ動作させる。
        // 動作: バスマスタからバスへの読み書き動作中は、バスに
        // がスに送る。バッファが空になったら、読み書
        // がみに送る。バッファが空になったら、読み書
        // 神足: CmSyncModuleで定義されたOneStep関数をオーバーライドしている。
}
};
```

【図20】

```
class CmBusSlvIntf: public CmSyncModule {
public:
 virtual bool IsBusReq(void) {
// 用途: このバススレーブインターフェースがバスの使用を
        要求しているかどうかを戻す。
 virtual void AssertBusGnt(void) {
  // 用途: 外部の回路(通常アービタ)からこのパススレープインタ・
        フェースに対し、バスの使用を許可することを通知する。
 virtual void DiassertBusGnt(void) {
// 用途: 外部の回路 (通常アービタ) からこのパススレーブインタ・
        フェースに対し、バスを使用を許可しないことを通知する。
 virtual void AppendWriteData(int mode, ULONG address,
  ULONG data, int byte count) {
// 用途: modeが0のときは、バススレーブに書き込むアドレス
        address、データdata, バイト数byte countの組を、
  //
        この回路内部のバッファに登録する。
 virtual void StartWrite(int mode) {
  // 用途: modeが0のときは、バッファに登録された情報を元に
        バススレーブへの書き込みを行う。
 virtual bool IsWriteEnd(int mode) (
  // 用途: modeが0のときは、バススレーブへの書き込み動作が
// 終了したかどうかを戻す。
 virtual void AppendReadAddress(int mode, ULONG address,
                                      int byte_count) {
  // 用途: modeが0のときは、バススレーブから読み出すアドレ
        スaddress、バイト数byte countの組を、この回路内
        部のバッファに登録する。
  //
```

【図21】

class CmBusSlvIntfの定義のつづき

```
virtual void StartRead(int mode) {
  // 用途: modeが0のときは、バッファに登録された情報を元に
// バススレーブからの読み出しを行う。
  //
 virtual bool IsReadEnd(int mode) (
  // 用途: modeが0のときは、バススレープからの読み出し動作
        が終了したかどうかを戻す。
 virtual ULONG GetReadData(int mode)
  // 用途:modeが0のとき、かつバススレー
// が終了したとき、バススレープかり
                                   -プからの読み出し動作
        が終了したとき、バススレーブから読み出してバッファに
格納していたデータから1つを取り出して、バスへ戻す。
  11
 virtual void OneStep(void) {
  // 用途: この回路をロステップ動作させます。
// 動作: バススレーブへの読み書きに関しては、OneStepは何
        もしないん。
  // 補足: CmBusSlvIntにはSyncModuleで定義されたOneStep関
        数をオーバーライドしている。
};
```


【図22】

```
class CmBusSystem: public CmSyncModule {
virtual void ConnectBusMstIntf(CmBusMstIntf *bus_mst_intf) {
  // 用途: バスにバスマスタインターフェースを接続する。
virtual void ConnectBusSlvIntf(CmBusSlvIntf *bus slv intf) {
 // 用途: バスにバススレープインターフェースを接続する。
virtual void SetUserReadMap(CmHier *hier) {
 // 用途: バスリードマップを指定します。CmHierクラスのオブジェクト
// を渡すと、このCmHierオブジェクトのUserReadMap関数が
        このバスのバスリードマップとして登録される。
 //
 virtual void SetUserWriteMap(Cml lier *hier) {
 // 用途: バスライトマップを指定します。 CmHierクラスのオブジェクト
// を渡すと、このCmHierオブジェクトのUserWriteMap関数が
        このバスのバスライトマップとして登録される。
  //
 virtual void SetUserArbitor(Cml lier *hier)
 // 用途: アービタを指定します。Cml lierクラスのオブジェク
// トを渡すと、このCmHierオブジェクトのUserArbitor
        関数がこのバスのアービタとして登録される。
 virtual RDATA ReadMap(ULONG address, int byte count)
 // 用途: バスを介して回路モジュールから情報を読み出す
        与えられたアドレスaddressを元に読み出しの対象となる回路
        モジュールを特定して、その回路モジュールからバイト数
 //
        byte_count分のデータを読み出し、読み出したデータを戻す。
  //
 virtual int WriteMap(ULONG address, ULONG data, int byte count)
 // 用途: バスを介して回路モジュールへ情報を書き込みます。
// 与えられたアドレスaddressを元に書き込みの対象と
        なる回路モジュールを特定して、その回路モジュ
  //
        ルヘデータdataをバイト数byte_count分だけ書き込む。
  //
        正常に書き込めたかどうかを戻す。
  //
 virtual void OneStep(void) {
 // 用途: バスアービタを1ステップ動作させる。
 // また、バスの情報表示機能をレステップ動作させる。
// 補足: バス本体はただの信号線なので、クロックが来たこ
        とに対応して何か動作をする、ということはない。
```

【図23】

```
class CmHier: public CmSyncModule {
virtual RDATA UserReadMap(ULONG address, int bytc_count) {
// 用途: このシステムに含まれるバスのバスリードマップを
// 記述する際に使用される。
}
virtual int UserWriteMap(ULONG address, ULONG data, int byte count) {
// 用途: このシステムに含まれるバスのバスライトマップを
// 記述する際に使用される。
}
virtual void UserArbitor(void) {
// 用途: このシステムに含まれるバスのアービタを記述する
// 際に使用される。
}
}
```


【図24】




【図25】

アドレス	データ	パイト数
0x00100000	0x00112233	4
0x00100004	0x44556677	4

【図26】



【図27】



【図28】

```
#時間2
    Al ØOneStep
      A1はB1のIsWriteEnd(0)を実行
        Blはまだ書き込み動作中であることを戻す。
    A1は待機
B1のOneStep
      B1はバスの使用を許可されたので、バスに書き込む。
つまり、以下の動作を行う。
B1はバッファから情報を一つ取り出す。
アドレス:0x00100000 データ:0x00112233 バイト数:4
        B1はC1のWriteMap(0x00100000,0x00112233,4)を実行する。
C1のWriteMap関数は、以下を行う。
            D1@AppendWriteData(0,0x00100000,0x00112233,4)
            関数を実行する。
Dlは与えられた情報をバッファに蓄える。
DlのStartWrite(0)関数を実行する。
               D1はE1のWriteBusSlave(0x00100000,0x00112233,4)
            関数を実行する。
Elは与えられた情報を内部に書き込む。書き込みが成功したかどうかをDlに返す。ここでは成功したことにする。
DlのIsWriteEnd(0)関数を実行する。
DlからElへの書き込みは成功したので、真となる。
DlのIsWriteEnd(0)関数の戻り値を戻す。
        BIは戻り値から、情報が正常に書き込まれたことを知る。
         そこで、バッファの中身を1つ削除する。
        Biにはまだバッファに1つ情報があるので、次のB1の
        OneStepの実行でも同じことを行う。
    C1OOneStep
      何もなし
    D100neStep
    何もなし
E1のOneStep
      E1固有の動作をする。バスに関しては何もなし。
時間
```


【図29】

```
#時間3
    A100neStep
       A1はB1のIsWriteEnd(0)を実行
         B1はまだ書き込み動作中であることを戻す。
       Alは待機
    B1ØOneStep
       B1はバスの使用を許可されたので、バスに書き込む。
       つまり、以下の動作を行う。
         B1はバッファから情報を-
                                     一つ取り出す。
            アドレス:0x00100004 データ:0x44556677 バイト数:4
         B1はC1のWriteMap(0x00100004,0x44556677,4)を実行する。
C1のWriteMap関数は、以下を行う。
D1のAppendWriteData(0,0x00100004,0x44556677,4)
              関数を実行する。
D1は与えられた情報をバッファに蓄える。
              DIのStartWrite(0)関数を実行する。
                D1はE1のWriteBusSlave(0x00100004,0x44556677,4)
                関数を実行する。
                   Mild られた情報を内部に書き込む。書き込みが成功したかどうかをDiに返す。ここでは成功し
        が成功したかどうかをDIに返す。ここでは成功したことにする。
DIのIsWriteEnd(0)関数を実行する。
DIからE1への書き込みは成功したので、真となる。
DIのIsWriteEnd(0)関数の戻り値を戻す。
BIは戻り値から、情報が正常に書き込まれたことを知る。
そこで、バッファの中身を1つ削除する。
BIのバッファには情報は無い。そこで、BIは書き込み
動作を完了する。これは、次のBIのIsWriteEnd(0)関数の
戻り値を真とすることに対応する。
OneSten
    C1ØOneStep
       何もなし
    D100neStep
       何もなし
    E100neStep
       E1固有の動作をする。バスに関しては何もなし。
```


時間

【図30】


【図31】




【図32】




【図33】




【図34】



【図35】



【図36】



【図37】


(a)

HDL記述

module C;
wire c1,…
ModuleA A(.a1(c1),…);
ModuleB B(.b1(c1),…);
endmodule

(b)

模式図



【書類名】

要約書

【要約】

【課題】システムおよび回路モジュールの記述ならびに各モジュール間の接続に 関する記述や、システム、回路モジュールの拡張、変更等を、より容易にかつ確 実に行うことができるようにする。

【解決手段】複数の回路モジュールからなるシステムをソフトウェアによってシミュレーションするシミュレーション方法において、オブジェクト指向言語を用い、基本となるCPU、バスマスタI/F等の回路モジュールをクラスとして記述した複数の回路基底クラス301~304をあらかじめクラスライブラリ300として用意しておき、これらの回路基底クラス301~304を継承することで、シミュレーションする回路モジュールをクラス101~103として記述し、クラス101~103として記述した複数の回路モジュールを組み合わせることで、シミュレーションするシステム記述104を作成する。

【選択図】

図 7

認定・付加情報

特許出願の番号

平成11年 特許願 第343959号

受付番号

59901179062

書類名

特許願

担当官

坏 政光

8844

作成日

平成11年12月 8日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000004237

【住所又は居所】

東京都港区芝五丁目7番1号

【氏名又は名称】

日本電気株式会社

【代理人】

申請人

【識別番号】

100108578

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

高橋 韶男

【代理人】

【識別番号】

100064908

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

志賀 正武

【選任した代理人】

【識別番号】

100101465

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

青山 正和

【選任した代理人】

【識別番号】

100108453

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

村山 靖彦

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社